[發(fā)明專利]高帶寬存儲器和具有該高帶寬存儲器的系統(tǒng)

在審

• 申請?zhí)枺?/td>: 202011039790.6
• 申請日: 2020-09-28
• 公開（公告）號: CN113140240A
• 公開（公告）日: 2021-07-20
• 發(fā)明（設(shè)計）人: 吳成一;金南昇;李碩漢
• 申請（專利權(quán)）人: 三星電子株式會社
• 主分類號: G11C8/12
• 分類號: G11C8/12;G06F12/0802
• 代理公司: 北京銘碩知識產(chǎn)權(quán)代理有限公司 11286
• 代理人: 張川緒;韓芳

1.一種高帶寬存儲器，所述高帶寬存儲器包括：

緩沖器裸片；以及

多個存儲器裸片，堆疊在緩沖器裸片上，

其中，所述多個存儲器裸片中的每個包括至少一個第一處理元件存儲體組和至少一個第二處理元件存儲體組，

其中，所述至少一個第一處理元件存儲體組包括：一個或更多個第一存儲體，連接到一個或更多個第一存儲體輸入/輸出線組；以及第一處理元件控制器，連接到所述一個或更多個第一存儲體輸入/輸出線組和第一全局輸入/輸出線組，其中，第一處理元件控制器被配置為基于第一指令對從所述一個或更多個第一存儲體輸入/輸出線組中的一個第一存儲體輸入/輸出線組輸出的第一數(shù)據(jù)和通過第一全局輸入/輸出線組傳輸?shù)牡诙?shù)據(jù)執(zhí)行第一處理操作，第一指令是基于第一處理命令生成的，

其中，所述至少一個第二處理元件存儲體組包括：一個或更多個第二存儲體，連接到一個或更多個第二存儲體輸入/輸出線組；以及第二處理元件控制器，連接到所述一個或更多個第二存儲體輸入/輸出線組和第二全局輸入/輸出線組，其中，第二處理元件控制器被配置為基于第二指令來執(zhí)行從所述一個或更多個第二存儲體中的一個第二存儲體獲得第二數(shù)據(jù)并且將第二數(shù)據(jù)傳輸?shù)降诙州斎?輸出線組的第二處理操作，第二指令與基于第一處理命令生成的第一指令不同，

其中，第一全局輸入/輸出線組和第二全局輸入/輸出線組共同連接到數(shù)據(jù)總線。

2.根據(jù)權(quán)利要求1所述的高帶寬存儲器，其中，所述多個存儲器裸片中的每個包括至少兩個存儲器通道，

其中，所述至少兩個存儲器通道中的每個包括至少兩個偽存儲器通道，

其中，所述至少兩個偽存儲器通道中的每個包括來自于所述至少一個第一處理元件存儲體組之中的一個第一處理元件存儲體組和來自于所述至少一個第二處理元件存儲體組之中的一個第二處理元件存儲體組，

其中，所述至少兩個偽存儲器通道中的每個包括命令和地址生成器，命令和地址生成器被配置為從緩沖器裸片接收命令和地址并且生成命令信號、存儲體地址、行地址和列地址。

3.根據(jù)權(quán)利要求2所述的高帶寬存儲器，其中，所述一個或更多個第一存儲體和所述一個或更多個第二存儲體中的每者包括：

行解碼器，被配置為基于行地址生成多個字線選擇信號；

列解碼器，被配置為基于列地址生成多個列選擇信號；

存儲器單元陣列，包括多個存儲器單元，所述多個存儲器單元基于所述多個字線選擇信號和所述多個列選擇信號被部分地選擇；

輸入/輸出讀出放大器，被配置為放大并輸出從存儲器單元陣列輸出的數(shù)據(jù)；

寫入驅(qū)動器，被配置為驅(qū)動輸入數(shù)據(jù)并且將驅(qū)動的輸入數(shù)據(jù)輸出到存儲器單元陣列；以及

全局輸入/輸出門控單元，被配置為控制輸入/輸出讀出放大器和寫入驅(qū)動器與所述一個或更多個第一存儲體輸入/輸出線組和所述一個或更多個第二存儲體輸入/輸出線組中的對應(yīng)的存儲體輸入/輸出線組之間的連接。

4.根據(jù)權(quán)利要求1至權(quán)利要求3中的任一項所述的高帶寬存儲器，其中，第一處理元件控制器包括：

第一處理元件單元，被配置為基于與第一處理命令一起被施加的第一存儲體地址來生成第一處理元件輸入/輸出門控信號并且執(zhí)行第一處理操作；以及

一個或更多個第一處理元件輸入/輸出門控單元，被配置為基于第一處理元件輸入/輸出門控信號來隔離所述一個或更多個第一存儲體輸入/輸出線組與第一全局輸入/輸出線組之間的連接，

其中，第二處理元件控制器包括：

第二處理元件單元，被配置為基于與第一處理命令一起被施加的第二存儲體地址來生成第二處理元件輸入/輸出門控信號并且執(zhí)行所述第二處理操作；以及

一個或更多個第二處理元件輸入/輸出門控單元，被配置為基于第二處理元件輸入/輸出門控信號來連接所述一個或更多個第二存儲體輸入/輸出線組與第二全局輸入/輸出線組之間的連接。