[發明專利]電子器件模塊及電子裝置

在審

• 申請號: 202011039119.1
• 申請日: 2019-01-25
• 公開（公告）號: CN112164673A
• 公開（公告）日: 2021-01-01
• 發明（設計）人: 洪錫潤;柳鍾仁;洪承鉉;金奘顯
• 申請（專利權）人: 三星電機株式會社
• 主分類號: H01L23/02
• 分類號: H01L23/02;H01L23/10;H01L23/31;H01L23/488;H01L23/552;H05K1/02
• 代理公司: 北京銘碩知識產權代理有限公司 11286
• 代理人: 全振永;金光軍

本發明涉及一種電子器件模塊及電子裝置。本發明的電子器件模塊包括：基板；第一組件和第二組件，設置在所述基板的第一表面上；密封部，設置在所述基板上，并且在內部嵌入有所述第二組件；屏蔽壁，其一部分或者整體設置在所述第一組件與所述第二組件之間；以及第一天線，在所述基板的第二表面上或者在所述基板內部，設置在與所述第一組件重疊的位置。所述屏蔽壁包括彼此連接的至少兩個壁，并且所述至少兩個壁中的至少一個壁設置在所述第一組件與所述第二組件之間。

本申請是申請日為2019年01月25日、申請號為201910072657.1、題為“電子器件模塊、制造該電子器件模塊的方法及電子裝置”的專利申請的分案申請。

技術領域

以下描述涉及一種電子器件模塊及電子裝置。例如，以下描述涉及一種可保護包括在模塊中的無源組件、半導體芯片等免受外部環境的影響同時阻擋電磁波的電子器件模塊及電子裝置。

背景技術

在電子產品市場中，對便攜式電子產品的消費迅速增加，因此，要求在便攜式電子產品系統中設置小而輕的電子組件。

為了滿足這種要求，必須使用用于減小單個組件的尺寸的技術，另外，使用將各個組件集成到單個芯片中的片上系統(SOC)技術，或者使用將各個組件集成到單個封裝件中的系統級封裝(SIP)技術。

具體地，在使用高頻信號的高頻電子器件模塊(諸如，通信模塊或網絡模塊)的情況下，必須提供具有各種形式的電磁波屏蔽結構以成功地實現與電磁波干擾有關的屏蔽特性以及小型化。

發明內容

提供本發明內容以按照簡化的形式介紹下面在具體實施方式中進一步描述的構思的選擇。本發明內容不意在確定所要求保護的主題的關鍵特征或必要特征，也不意在用于幫助確定所要求保護的主題的范圍。

在一個總體方面，一種電子器件模塊包括：基板；第一組件，設置在所述基板的第一表面上；密封部，設置在所述基板的所述第一表面上；第二組件，設置在所述基板的所述第一表面上并且嵌入在所述密封部中；以及屏蔽壁，至少部分地設置在所述第一組件與所述第二組件之間，并且包括相對于所述基板的所述第一表面具有低于所述密封部的高度的高度的部分。

所述屏蔽壁和所述第一組件可間隔開，并且所述密封部可設置在所述屏蔽壁與所述第二組件之間。

所述屏蔽壁可以是方形環，并且所述第一組件可設置在由所述屏蔽壁限定的內部空間中。

所述屏蔽壁可包括彼此連接的兩個壁，并且所述兩個壁中的至少一個壁可設置在所述第一組件與所述第二組件之間。

所述屏蔽壁可延伸穿過所述基板的所述第一表面的整個寬度。

所述基板可包括接地電極，并且所述屏蔽壁可接合到所述接地電極。

屏蔽層可沿所述密封部的表面設置。

所述屏蔽層可連接到所述屏蔽壁的上端。

所述屏蔽層和所述屏蔽壁可利用不同的材料形成。

所述密封部可包括：第一密封部，沒有所述屏蔽層，并且連接到所述屏蔽壁；第二密封部，設置有所述屏蔽層；以及第三密封部，沒有所述屏蔽層，并且相對于所述基板的所述第一表面具有小于所述第一密封部的厚度和所述第二密封部的厚度的厚度。天線可設置在所述基板的與所述第三密封部重疊的部分上或者設置在基板的與所述第三密封部重疊的部分中。

在另一總體方面，一種制造電子器件模塊的方法包括：將第一組件和第二組件安裝在基板的第一表面上；將利用導電材料形成并限定容納空間的屏蔽殼安裝在所述基板的所述第一表面上，使得所述第一組件被容納在所述容納空間中；將密封所述第二組件和所述屏蔽殼的密封部設置在所述基板的所述第一表面上；以及通過部分地去除所述密封部和所述屏蔽殼而使所述容納空間暴露于所述密封部的外部。