[發(fā)明專利]一種用在PLL中的頻率檢測與跟蹤加速電路

在審

• 申請?zhí)枺?/td>: 202011037901.X
• 申請日: 2020-09-28
• 公開（公告）號: CN112543023A
• 公開（公告）日: 2021-03-23
• 發(fā)明（設(shè)計）人: 徐興;章彬;藍龍偉;蔡宏達;胡錦
• 申請（專利權(quán)）人: 蘇州銳迪聯(lián)電子科技有限公司
• 主分類號: H03L7/087
• 分類號: H03L7/087
• 代理公司: 蘇州通途佳捷專利代理事務(wù)所(普通合伙) 32367
• 代理人: 閔東

1.一種用在PLL中的頻率檢測與跟蹤加速電路，其特征在于，包括：

信號輸入模塊，包括用于輸入上升信號的up輸入端、用于輸入下降信號的down輸入端、異或門，所述up輸入端、所述down輸入端分別與所述異或門的輸入端相連；

時鐘產(chǎn)生模塊，包括用于獲取采樣信號的clk_fb輸入端、用于獲取使能的en連接端、三路輸入與門，所述clk_fb輸入端、所述en連接端分別與所述三路輸入與門的第一輸入端、第二輸入端相連；

第一取樣模塊，包括第一延遲鏈delay chain1、第一D觸發(fā)器單元，所述第一延遲鏈delay chain1的輸入端與所述三路輸入與門的輸出端相連，所述第一延遲鏈delay chain1的輸出端與所述第一D觸發(fā)器單元的ck端相連，所述第一D觸發(fā)器單元的D端與所述異或門的輸出端相連，所述第一D觸發(fā)器單元的rb端與所述en連接端相連；

第二取樣模塊，包括第二延遲鏈delay chain2、第二D觸發(fā)器單元，所述第二延遲鏈delay chain2的輸入端與所述三路輸入與門的輸出端相連，所述第二延遲鏈delay chain2的輸出端與所述第二D觸發(fā)器單元的D端相連，所述第二D觸發(fā)器單元的ck端與所述三路輸入與門的輸出端相連，所述第二D觸發(fā)器單元的sb端與所述en連接端相連；

比較模塊，所述第一D觸發(fā)器單元的Q端、所述第二D觸發(fā)器單元的Q端分別與所述比較模塊的輸入端相連；

供電輸出模塊，包括供電輸出端ACC、供電判斷兩路輸入與門，所述供電判斷兩路輸入與門的第一輸入端與所述比較模塊的輸出端相連，所述供電判斷兩路輸入與門的第二輸入端與所述en連接端相連，所述供電判斷兩路輸入與門的輸出端與所述供電輸出端ACC相連；

鎖定模塊，包括鎖定信號輸出端lock、鎖定判斷非門，所述鎖定判斷非門的輸入端與所述比較模塊的輸出端、所述en連接端相連，所述鎖定判斷非門的輸出端與所述鎖定信號輸出端lock相連。

2.根據(jù)權(quán)利要求1所述的一種用在PLL中的頻率檢測與跟蹤加速電路，其特征在于，所述比較模塊包括第一非門、第二非門、第三非門、第四非門、鎖定判斷兩路輸入與門、第三D觸發(fā)器、第四D觸發(fā)器；

所述第一非門的輸入端與所述第一D觸發(fā)器單元的Q端相連，所述第一非門的輸出端與所述第三D觸發(fā)器的D端相連；

所述第二非門的輸入端與所述第二D觸發(fā)器單元的Q端相連，所述第二非門的輸出端與所述鎖定判斷兩路輸入與門的第一輸入端相連，所述鎖定判斷兩路輸入與門的第二輸入端與所述第一D觸發(fā)器單元的Q端相連；

所述第三非門的輸入端與所述三路輸入與門的輸出端相連，所述第三非門的輸出端與所述第三D觸發(fā)器的ck端相連，所述第三D觸發(fā)器的Q端與所述供電判斷兩路輸入與門的第一輸入端相連，所述第三D觸發(fā)器的sb端與所述en連接端相連；

所述第四非門的輸入端與所述第四D觸發(fā)器的Q端相連，所述第四非門的輸出端分別與所述鎖定判斷非門的輸入端、所述三路輸入與門的第三輸入端相連，所述第四D觸發(fā)器的D端與所述鎖定判斷兩路輸入與門的輸出端相連，所述第四D觸發(fā)器的ck端與所述三路輸入與門的輸出端相連，所述第四D觸發(fā)器的rb端與所述第四D觸發(fā)器。