[發明專利]逐次逼近型模數轉換器及其校準方法、電子設備

有效

• 申請號: 202011036894.1
• 申請日: 2020-09-28
• 公開（公告）號: CN112202448B
• 公開（公告）日: 2023-08-29
• 發明（設計）人: 吳文杰;程濤
• 申請（專利權）人: 上海艾為電子技術股份有限公司
• 主分類號: H03M1/10
• 分類號: H03M1/10;H03M1/46
• 代理公司: 深圳市嘉勤知識產權代理有限公司 44651
• 代理人: 王敏生

1.一種逐次逼近型模數轉換器，其特征在于，包括：

DAC模塊，用于采樣模擬輸入信號，并將所述模擬輸入信號轉換成模擬輸出電壓，所述DAC模塊包括：低位段DAC單元和高位段DAC單元，所述低位段DAC單元和所述高位段DAC單元之間通過橋接電容C0連接，其中所述高位段DAC單元的各比特位對應有權重誤差Δq；

比較器，所述比較器的第一輸入端連接至所述DAC模塊，第二輸入端連接至基準電壓，用于將所述模擬輸出電壓與所述基準電壓比較，并輸出比較結果；

邏輯控制模塊，與所述比較器的輸出端連接，用于根據所述比較結果對所述DAC模塊進行逐次逼近控制，以使得所述比較器逐次輸出比較結果，并在所述逐次逼近控制完成后根據多次的所述比較結果輸出相應的轉碼信號；

數字校準模塊，用于根據各比特位的權重誤差Δq，對所述比較結果或所述轉碼信號進行校準計算后輸出校準后轉碼信號，其中，Δq＝W-W_idea-W_offset，W為對應比特位的測量權重，W_idea為理想權重、W_offset為固定失調權重，所述固定失調權重W_offset為采用低位段DAC單元對所述橋接電容C0量化的轉換碼與所述橋接電容C0的理想權重的差值。

2.根據權利要求1所述的逐次逼近型模數轉換器，其特征在于，所述校準計算包括：根據各比特位的權重誤差Δq進行校準計算，得到校準轉碼信號值D，其中，D＝D₀·2⁰+D₁·2¹+...D_n-1·2^n-1+D_n·(2ⁿ+Δq_n)+D_n+1·(2ⁿ⁺¹+Δq_n+1)+...D_m+n-1·(2^m+n-1+Δq_m+n-1)，D₀～D_n-1分別為對應于低位段DAC單元的1至n比特位的二進制數值，D_n～D_m+n-1分別為對應于高位段DAC單元的n+1至m+n比特位的二進制數值；再將所述校準轉碼信號值D以二進制形式輸出為校準后轉碼信號。

3.根據權利要求1所述的逐次逼近型模數轉換器，其特征在于，所述測量權重W和所述權重誤差Δq自所述高位段DAC單元內的低比特位至高比特位逐位測量獲得。

4.根據權利要求1所述的逐次逼近型模數轉換器，其特征在于，所述高位段DAC單元包括m位電容陣列或m位電阻陣列中的至少一種，所述低位段DAC單元包括n位電阻陣列或n位電容陣列中的至少一種。

5.根據權利要求4所述的逐次逼近型模數轉換器，其特征在于，所述電容陣列包括二進制電容陣列、等值電容陣列或分段式電容陣列中的至少一種。

6.根據權利要求4所述的逐次逼近型模數轉換器，其特征在于，n≥3。

7.根據權利要求1所述的逐次逼近型模數轉換器，其特征在于，所述低位段DAC單元包括n位電阻陣列，所述高位段DAC單元包括m位電容陣列，所述橋接電容C0與所述高位段DAC單元內的最低位電容的容值相等。

8.根據權利要求1所述的逐次逼近型模數轉換器，其特征在于，所述高位段DAC單元包括m位電容陣列以及至少一位冗余電容，所述冗余電容與所述m位電容陣列內的電容并聯連接，且與所述m位電容陣列內的最低位電容的容值相等。

9.根據權利要求1所述逐次逼近型模數轉換器，其特征在于，所述校準模塊包括：存儲單元和計算單元；所述存儲單元用于存儲所述固定失調權重W_offset以及所述權重誤差Δq；所述計算單元用于獲取所述權重誤差Δq，并根據所述權重誤差Δq對所述轉碼信號進行校準計算，輸出校準后轉碼信號。