[發(fā)明專利]半導體結(jié)構(gòu)

在審

• 申請?zhí)枺?/td>: 202011026433.6
• 申請日: 2020-09-25
• 公開（公告）號: CN112563240A
• 公開（公告）日: 2021-03-26
• 發(fā)明（設(shè)計）人: 傅安教;黃柏翔;徐瑋澤;薛琇文;張盟昇
• 申請（專利權(quán)）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L23/525
• 分類號: H01L23/525;H01L21/768
• 代理公司: 隆天知識產(chǎn)權(quán)代理有限公司 72003
• 代理人: 聶慧荃;閆華

本公開提供一種半導體結(jié)構(gòu)。其包括一第一薄層、第二薄層及第三薄層，第一薄層包含第一介電層以及多個第一金屬特征，其中第一金屬特征包括第一區(qū)域中的第一組第一金屬特征以及第二區(qū)域中的第二組第一金屬特征，第一組第一金屬特征具有第一圖案密度，而第二組第一金屬特征具有大于第一圖案密度的第二圖案密度。上述半導體結(jié)構(gòu)還包括一第二薄層，被設(shè)置于第一薄層上，第二薄層包括接觸第一組第一金屬特征的多個第一通孔。上述半導體結(jié)構(gòu)還包括一第三薄層，被設(shè)置于第二薄層上，第三薄層包括一熔絲元件，其中上述熔絲元件具有在第一區(qū)域中的第一厚度，第一厚度小于上述熔絲元件在第二區(qū)域中的第二厚度。

技術(shù)領(lǐng)域

本公開涉及熔絲結(jié)構(gòu)及形成該熔絲結(jié)構(gòu)的方法，尤其涉及半導體裝置中的電子熔絲(electrical fuse)及形成該電子熔絲的方法。

背景技術(shù)

在半導體工業(yè)中，熔絲元件是出于各種目的而被廣泛用于集成電路中的特征，例如用于存儲器修復、模擬電阻修整(trimming)以及芯片識別。舉例來說，通過以相同芯片上的冗余單元替換芯片上的缺陷存儲器單元，存儲器的制造良率可以得到顯著的提升。通過激光束斷開的熔絲被稱為激光熔絲，而通過通過電流或熔斷(blowing)而斷開的熔絲則被稱為電子熔絲(electrical fuse或e-fuse)。通過在具有多種潛在用途的集成電路中選擇性地熔斷熔絲，可經(jīng)濟地制造通用集成電路設(shè)計，并使其適用于各種特別用途。

電子熔絲可被導入集成電路的設(shè)計中，其中熔絲被選擇性地熔斷，例如通過足夠大的電流以引起熔絲鏈的電子遷移或熔化，進而產(chǎn)生電阻更大的路徑或開路斷路(opencircuit)。在某些應用中，熔絲元件的截面積(即：熔絲元件的寬度)可被調(diào)整，以改變穿過熔絲元件的電流密度，進而改變?nèi)蹟嗳劢z所需的電流。由于熔絲元件形成在裝置的金屬化層中，因此現(xiàn)行的電子熔絲設(shè)計缺乏對熔絲元件的厚度的調(diào)節(jié)。因此，需要用于電子熔絲結(jié)構(gòu)的底層(underlayer)布局設(shè)計，以克服現(xiàn)有技術(shù)的缺陷。

發(fā)明內(nèi)容

本公開的目的在于提供一種半導體結(jié)構(gòu)，以解決上述至少一個問題。

本公開實施例提供一種半導體結(jié)構(gòu)，包括一第一薄層，包括第一介電層以及多個第一金屬特征，其中第一金屬特征包括第一區(qū)域中的第一組第一金屬特征，以及包括第二區(qū)域中的第二組第一金屬特征，其中第一組第一金屬特征具有第一圖案密度，而第二組第一金屬特征具有第二圖案密度，第二圖案密度大于第一圖案密度。上述半導體結(jié)構(gòu)還包括一第二薄層，被設(shè)置于上述第一薄層上，上述第二薄層包括接觸第一組第一金屬特征的多個第一通孔。上述半導體結(jié)構(gòu)還包括一第三薄層，被設(shè)置于上述第二薄層上，上述第三薄層包括一熔絲元件，其中上述熔絲元件具有在第一區(qū)域中的第一厚度，第一厚度小于上述熔絲元件在第二區(qū)域中的第二厚度。

本公開實施例提供一種半導體結(jié)構(gòu)的形成方法。上述形成方法包括提供一半導體基板；在上述半導體基板上形成第一薄層，包括：形成第一介電層；在第一區(qū)域中沉積具有第一圖案密度的多個第一金屬特征；在第二區(qū)域中沉積具有第二圖案密度的多個虛擬圖案金屬特征，其中第二圖案密度大于第一圖案密度；以及對第一薄層執(zhí)行化學機械研磨工藝，以掘入上一薄層在第二區(qū)域中的頂部表面，使得第一薄層在第一區(qū)域中的第一高度，大于第一薄層在第二區(qū)域中的第二高度；以及在第一薄層上形成一熔絲元件，上述熔絲元件包括在第一區(qū)域中的第一厚度，第一厚度小于在第二區(qū)域中的第二厚度。

本公開實施例提供一種半導體結(jié)構(gòu)，包括一半導體基板；一熔絲區(qū)域，形成于上述半導體基板上，上述熔絲區(qū)域包括具有第一圖案密度的多個虛擬圖案金屬特征；一接觸區(qū)域，相鄰于上述熔絲區(qū)域形成于上述半導體基板上，上述接觸區(qū)域包括具有第二圖案密度的多個金屬特征，其中第二圖案密度小于第一圖案密度；以及一熔絲元件，形成于上述熔絲區(qū)域及上述接觸區(qū)域中，其中上述熔絲元件在上述熔絲區(qū)域中的第一厚度，大于上述熔絲元件在上述接觸區(qū)域中的第二厚度。

附圖說明

為了更加全面地理解本公開實施例及其優(yōu)點，現(xiàn)在參照結(jié)合附圖的后續(xù)實施方式。

圖1A是根據(jù)本公開實施例所示，電子熔絲結(jié)構(gòu)的俯視圖。