[發(fā)明專(zhuān)利]用于CMOS圖像傳感器的高速列級(jí)ADC電路

在審

• 申請(qǐng)?zhí)枺?/td>: 202011022530.8
• 申請(qǐng)日: 2020-09-25
• 公開(kāi)（公告）號(hào): CN112153313A
• 公開(kāi)（公告）日: 2020-12-29
• 發(fā)明（設(shè)計(jì)）人: 馬艷;王瑞浩;田梅安;王曉瑩
• 申請(qǐng)（專(zhuān)利權(quán)）人: 蘇州港芯科技有限公司
• 主分類(lèi)號(hào): H04N5/378
• 分類(lèi)號(hào): H04N5/378;H04N5/3745
• 代理公司: 蘇州國(guó)誠(chéng)專(zhuān)利代理有限公司 32293
• 代理人: 韓鳳

本發(fā)明屬于集成電路技術(shù)領(lǐng)域，具體為一種用于CMOS圖像傳感器的高速列級(jí)ADC電路，該電路包括：傳感器列輸出接口電路、輸入PGA電路、高精度ADC內(nèi)核、高性能采樣開(kāi)關(guān)、保持電路、比較器、FIFO電路、數(shù)據(jù)求和電路以及數(shù)字校準(zhǔn)電路。本發(fā)明列級(jí)ADC在傳統(tǒng)高精度ADC內(nèi)核基礎(chǔ)上增加了模擬信號(hào)跟蹤量化電路，實(shí)現(xiàn)模擬信號(hào)的高速跟隨和量化，達(dá)到提升ADC轉(zhuǎn)換速率的目的。該跟蹤量化電路僅包括高性能采樣開(kāi)關(guān)、保持電路、比較器、FIFO電路、數(shù)據(jù)求和電路，在不需要成倍增加硬件和功耗開(kāi)銷(xiāo)的條件下，快速提升列級(jí)ADC轉(zhuǎn)換速度，降低CMOS傳感器系統(tǒng)列讀出電路的復(fù)雜度，具有低成本優(yōu)勢(shì)。

技術(shù)領(lǐng)域

本發(fā)明涉及一種高精度模數(shù)轉(zhuǎn)換器(ADC)的轉(zhuǎn)換速度提升技術(shù)，屬于模擬集成電路技術(shù)領(lǐng)域。

背景技術(shù)

隨著集成電路技術(shù)的進(jìn)一步發(fā)展和CMOS工藝的成熟，以其為基礎(chǔ)的有源像素圖像傳感器問(wèn)世，CMOS圖像傳感器(CMOS Image Sensor，CIS)的圖像質(zhì)量得到很大的提升。CIS中像素陣列，像素信號(hào)轉(zhuǎn)換電路，數(shù)字處理電路集成在一塊芯片上，具有高的集成度。近幾年，CMOS圖像傳感器的優(yōu)勢(shì)及潛力逐漸顯露出來(lái)，其市場(chǎng)需求也越來(lái)越大，市場(chǎng)份額已經(jīng)超過(guò)了CCD型圖像傳感器。

CMOS圖像傳感器主要包括數(shù)字部分和模擬部分，其中數(shù)字部分包括：時(shí)序控制電路、數(shù)字輸出總線(xiàn)接口、存儲(chǔ)電路等，模擬部分包括：像素陣列、模數(shù)轉(zhuǎn)換器、基準(zhǔn)電路等。模數(shù)轉(zhuǎn)換器(Analog to Digital Converter,ADC)作為CIS里模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)的重要模塊，其性能決定CIS的整體性能，對(duì)于列級(jí)ADC架構(gòu)的CIS，列級(jí)ADC的轉(zhuǎn)換速度決定著CIS的幀頻，列級(jí)ADC的列寬和功耗分別決定著CIS的面積和功耗。為實(shí)現(xiàn)高幀頻、高分辨率、低功耗、小面積的CMOS圖像傳感器，需要采用高性能的列級(jí)ADC。

在CIS中每一列像素的輸出都由該列對(duì)應(yīng)的ADC完成模數(shù)轉(zhuǎn)換，則稱(chēng)該ADC為列并行ADC如圖1所示。CIS中從上到下依次是像素陣列、列ADC、輸出電路，有源像素陣列的每一列和列級(jí)ADC是一一對(duì)應(yīng)的，每一列像素曝光后的電壓值依次被送到對(duì)應(yīng)的列ADC中完成量化。像素電壓量化的過(guò)程為：像素陣列中第一行像素單元同時(shí)由二極管進(jìn)行曝光，然后列總線(xiàn)將曝光得到的電壓信號(hào)送入到列ADC中進(jìn)行量化，同時(shí)第二行像素單元進(jìn)行曝光，在列ADC對(duì)輸入的電壓信號(hào)完成量化后，此時(shí)第二行像素完成曝光，ADC讀入第二行像素曝光的電壓值，對(duì)第二行像素電壓進(jìn)行量化，以此類(lèi)推，直至完成最后一行像素電壓的量化。列級(jí)ADC相比芯片級(jí)ADC，其CIS處理速度是像素陣列行的個(gè)數(shù)和ADC轉(zhuǎn)換速度的乘積，極大的降低了系統(tǒng)對(duì)于列ADC轉(zhuǎn)換速度的要求，列級(jí)ADC相比于像素級(jí)ADC，一個(gè)像素一個(gè)ADC變成一列像素一個(gè)ADC，像素單元內(nèi)的ADC被移到了像素陣列外的列電路上，因此，列ADC架構(gòu)的像素單元具有更高的光電轉(zhuǎn)換效率和填充因子。受像素單元寬度的限制，在版圖設(shè)計(jì)時(shí)需考慮列寬和像素單元寬度的匹配，而且由于工藝的影響，列電路之間會(huì)引入隨機(jī)失配，造成列間誤差。采用列并行ADC的結(jié)構(gòu)可以提高CMOS圖像傳感器的性能，但隨著像素尺寸的不斷縮小，面陣和線(xiàn)陣CMOS圖像傳感器應(yīng)用越來(lái)越廣泛，列并行ADC的性能要求也隨之提高。

ADC是將模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)的一個(gè)量化過(guò)程，其在各種應(yīng)用中，都起到將模擬信號(hào)采樣，轉(zhuǎn)換為數(shù)字信號(hào)的工作，廣泛應(yīng)用于各種電子器件中，并且往往在整個(gè)電路系統(tǒng)中起著決定性的作用。采樣與轉(zhuǎn)換功能是A/D轉(zhuǎn)換器的核心功能。A/D轉(zhuǎn)換器將輸入信號(hào)與基準(zhǔn)信號(hào)進(jìn)行對(duì)比，并把結(jié)果轉(zhuǎn)換為數(shù)字輸出。在輸入擺幅以?xún)?nèi)，電平被平均的分割為許多小階梯，每個(gè)階梯對(duì)應(yīng)一個(gè)數(shù)字輸出，A/D轉(zhuǎn)換器依照這個(gè)階梯對(duì)照表，將輸入電壓轉(zhuǎn)換為數(shù)字輸出。由于模擬信號(hào)在時(shí)域中為連續(xù)無(wú)限可分信號(hào)，A/D轉(zhuǎn)換器必須對(duì)其進(jìn)行采樣，在采樣階段，輸入的信號(hào)大小被存儲(chǔ)起來(lái)，A/D轉(zhuǎn)換器采樣速度被稱(chēng)為采樣速率。采樣以后的信號(hào)，經(jīng)過(guò)A/D轉(zhuǎn)換器的量化轉(zhuǎn)換，形成N位的數(shù)字輸出，N被稱(chēng)為A/D轉(zhuǎn)換器的位數(shù)，即轉(zhuǎn)換精度。