[發明專利]一種測試組件及集成電路測試機

在審

• 申請號: 202011018344.7
• 申請日: 2020-09-24
• 公開（公告）號: CN112255527A
• 公開（公告）日: 2021-01-22
• 發明（設計）人: 張經祥;魏津;杜宇
• 申請（專利權）人: 勝達克半導體科技（上海）有限公司
• 主分類號: G01R31/28
• 分類號: G01R31/28
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 曹廷廷

1.一種測試組件，用于集成電路測試機，其特征在于，包括通信連接的核心邏輯單元和向量內存，所述核心邏輯單元包括可編程輸入端和核心電路，所述向量內存存儲有被測芯片的數據格式描述文件；

所述向量內存被配置為，當滿足預設條件時，向所述核心電路發送所述數據格式描述文件；

所述核心電路被配置為，用于接收所述數據格式描述文件和時鐘信號，并根據自身邏輯輸出與所述時鐘信號的周期同步的測試信號；

所述核心邏輯單元被配置為，用于通過可編程輸入端接收可編程信號，并根據所述可編程信號改寫所述核心電路。

2.根據權利要求1所述的測試組件，其特征在于，所述核心邏輯單元包括FPGA芯片，所述FPGA芯片包括所述可編程輸入端和所述核心電路。

3.根據權利要求1所述的測試組件，其特征在于，所述測試組件還包括配置存儲器，所述配置存儲器存儲有核心程序并與所述可編程輸入端通信連接，所述配置存儲器被配置為，在所述測試組件上電后，根據自身的核心程序向所述可編程輸入端發送可編程信號，并驅使所述核心電路進行改寫。

4.根據權利要求1所述的測試組件，其特征在于，所述測試組件還包括算法模擬單元，所述向量內存通過所述算法模擬單元與所述核心邏輯單元通信連接，所述算法模擬單元用于將所述數據格式描述文件的格式轉化為所述核心邏輯單元能夠解析的格式。

5.根據權利要求1所述的測試組件，其特征在于，所述測試組件還包括數字信號處理單元，所述數字信號處理單元與所述核心邏輯單元通信連接，用于輔助所述核心邏輯單元處理數字信號運算。

6.根據權利要求1所述的測試組件，其特征在于，所述測試組件還包括抓取內存，所述抓取內存用于接收被測試芯片的輸出信號，并進行儲存。

7.根據權利要求6所述的測試組件，其特征在于，所述抓取內存與向量內存通信連接，所述向量內存被配置為，當滿足預設條件時，向所述抓取內存發送所述數據格式描述文件，所述抓取內存被配置為，根據接收到的所述數據格式描述文件對接收到的被測試芯片的輸出信號進行格式轉化，然后再進行儲存。

8.根據權利要求1所述的測試組件，其特征在于，所述測試組件還包括掃描內存，掃描內存被配置為可獨立于所述核心邏輯單元輸出測試信號。

9.根據權利要求8所述的測試組件，其特征在于，所述掃描內存僅包括一個輸入端和一個輸出端。

10.一種集成電路測試機，其特征在于，所述集成電路測試機包括測試負載板和如權利要求1～9任一項所述的測試組件，所述測試組件與所述測試負載板可拆卸地連接，所述測試負載板的控制端與所述核心電路通信連接，所述核心電路通過所述測試負載板上的功能電路與被測芯片通信連接。