[發明專利]堆疊式高帶寬存儲器

在審

• 申請號: 202011016040.7
• 申請日: 2020-09-24
• 公開（公告）號: CN112164674A
• 公開（公告）日: 2021-01-01
• 發明（設計）人: 薛迎飛;王喜龍
• 申請（專利權）人: 芯盟科技有限公司;浙江清華長三角研究院
• 主分類號: H01L23/10
• 分類號: H01L23/10;H01L23/373;H01L23/538;H01L25/18
• 代理公司: 上海盈盛知識產權代理事務所(普通合伙) 31294
• 代理人: 孫佳胤

本發明提供了一種堆疊式高帶寬存儲器，包括至少兩個相互鍵合的芯片，所述兩個芯片各自獨立地選自于邏輯芯片和存儲器芯片中的任意一種，兩芯片之間的物理連接采取氧化物介質層作為中間層相互鍵合；兩芯片之間的電學連接通過導電通孔直連。本發明各個芯片之間通過導電通孔(TSV)直接，相對于采用微凸塊(uBump)連接的技術方案而言縮短了芯片間連線距離，減小了連線電阻值；采用氧化物介質層填滿了芯片之間的空隙，介質層導熱速度優于有機物填充料，因此增加了芯片散熱速度；氧化物介質層替代微植球實現芯片之間的物理連接，也提高了芯片之間的連接牢固程度。以上技術方案都可以提升芯片性能。

技術領域

本發明涉及半導體存儲器領域，尤其涉及一種堆疊式高帶寬存儲器。

背景技術

高帶寬存儲器為了提高存儲性能，通常采用堆疊式結構。附圖1所示是現有技術中的一種高帶寬存儲器(HBM)的堆疊式結構，是將多顆動態隨機存取存儲器(DRAM)芯片和一顆邏輯芯片(Logic Die)采用導電通孔(即硅通孔，TSV)和微凸塊(uBump)的方式堆疊在一起，形成單顆HBM芯片。不同的DRAM之間的縫隙通過有機物填充料實現絕緣隔離。

顯然堆疊結構會對HBM的性能產生重要影響，因此如何優化堆疊結構的性能是現有技術亟需解決的問題。

發明內容

本發明所要解決的技術問題是，提供一種高性能的堆疊式高帶寬存儲器。

為了解決上述問題，本發明提供了一種堆疊式高帶寬存儲器，包括襯底，以及襯底上表面的兩相互鍵合的芯片，所述芯片選自于邏輯芯片和存儲器芯片中的任意一種，兩芯片之間的物理連接采取氧化物介質層作為中間層相互鍵合；兩芯片之間的電學連接通過導電通孔直連。

本發明各個芯片之間通過導電通孔(TSV)直接，相對于采用uBump連接的技術方案而言縮短了芯片間連線距離，減小了連線電阻值；采用氧化物介質層填滿了芯片之間的空隙，介質層導熱速度優于有機物填充料，因此增加了芯片散熱速度；氧化物介質層替代微植球實現芯片之間的物理連接，也提高了芯片之間的連接牢固程度。以上技術方案都可以提升芯片性能。

附圖說明

附圖1所示是現有技術中的一種高帶寬存儲器(HBM)的堆疊式結構示意圖。

附圖2所示是本發明一具體實施方式所述存儲器的結構示意圖。

附圖3所示是本發明一具體實施方式所述存儲器的結構示意圖。

具體實施方式

下面結合附圖對本發明提供的堆疊式高帶寬存儲器的具體實施方式做詳細說明。

附圖2所示是本發明一具體實施方式所述存儲器的結構示意圖，包括多顆動態隨機存取存儲器芯片201，本具體實施方式以4顆為例，在其他的具體實施方式中也可以是更多或者更少的芯片。在本具體實施方式中，所述存儲器還包括一顆邏輯芯片202。邏輯芯片202設置在底部，上部倒置堆疊設置多個存儲器芯片201。動態隨機存取存儲器芯片201與邏輯芯片202的電學連接采用導電通孔203(TSV)實現。所述導電通孔203只指在芯片中制作通孔并填充導電物質，以實現芯片正面和背面之間的電學連接，以及不同芯片之間的電學連接。物理連接即鍵合連接通過氧化物介質層204作為中間層相互鍵合堆疊在一起。最頂層的存儲器芯片201是倒置的，底部為單晶硅支撐層2011，底部向上暴露出來，并通過微植球209實現與外部的電學連接。存儲器芯片201的內部亦設置硅通孔203(TSV)以實現電學連接。

所述氧化物介質層204的材料選自于氮化硅和氮氧化硅中的任意一種。所述微植球209是指以植球工藝形成的錫球或其他焊料的球狀導電結構。