[發明專利]用于具有部分讀取/寫入的脈動陣列的系統和方法

在審

• 申請號: 202011014927.2
• 申請日: 2020-09-24
• 公開（公告）號: CN113052304A
• 公開（公告）日: 2021-06-29
• 發明（設計）人: K·R·皮萊;G·S·卡爾希;C·J·休斯
• 申請（專利權）人: 英特爾公司
• 主分類號: G06N3/063
• 分類號: G06N3/063;G06F17/16;G06F7/485;G06F7/487
• 代理公司: 上海專利商標事務所有限公司 31100
• 代理人: 陳依心;何焜

本申請公開了用于具有部分讀取/寫入的脈動陣列的系統和方法。提供一種系統，包括可重配置的脈動陣列電路。該電路包括：第一電路塊和第二電路塊，第一電路塊包括一組或多組處理元件，第二電路塊包括一組或多組處理元件。該電路進一步包括第一具有累加的偏置加法電路，配置為：將矩陣偏置加到被累加的值，將矩陣偏置加到乘法乘積，或者將矩陣偏置加到被累加的值和乘法乘積的組合。該電路附加地包括第一路由電路，配置為：將來自第一電路塊的推導路由到第二電路塊中、將來自第一電路塊的推導路由到第一具有累加的偏置加法電路中、或者將來自第一電路塊的推導路由到第二電路塊和第一具有累加的偏置加法電路的組合中。

背景技術

本公開總體上涉及基于脈動陣列的加速器，并且更具體地涉及具有部分讀取/寫入的基于脈動陣列的加速器。

本節旨在向讀者介紹可能涉及本公開的各方面的技術的各方面，這在下文描述和/或要求保護。相信該討論有助于給讀者提供促進對本公開的各方面更好的理解的背景信息。因此，應當理解，這些陳述應當從這個角度來理解，而不是作為對現有技術的承認。

使用基于脈動陣列的加速器可以提供更高效的計算，諸如在基于深度神經網絡(DNN)的應用中有用的那些計算。基于脈動陣列的DNN加速器可以采用數百個算術單元，例如，處理元件(PE)，以提供給應用的計算引擎。DNN加速器對于規律的和固定尺寸的密集矩陣乘法可能更加優化。例如，算術單元的脈動陣列實現可以用于改善性能、減少表面面積、并且用于獲得功率益處。因此，某些DNN加速器可以采用針對非常規律的數據流進行優化的密集二維(2D)陣列。許多DNN加速器可能是相對慢或低效的。

附圖說明

圖1是根據本公開的實施例的包括一個或多個處理器的數據處理系統的框圖，該一個或多個處理器具有基于可重配置的脈動陣列的加速器電路；

圖2是根據本公開的實施例的脈動陣列系統的示例的框圖；

圖3是根據本公開的實施例的調度器的實施例的框圖，該調度器可以用于執行包括部分偏置累加支持的可重配置的脈動陣列系統；

圖4是示出根據本公開的實施例的圖3的可重配置的脈動陣列系統的進一步細節的框圖；

圖5是圖示根據本公開的實施例的可重配置的路由電路以及具有累加的偏置加法電路的實施例的示意圖；

圖6是根據本公開的實施例的圖示進一步細節的具有累加的偏置加法電路的實施例的示意圖；

圖7是圖示根據本公開的實施例的可重配置的脈動陣列系統的框圖，該可重配置的脈動陣列系統具有多個可重配置的路由電路以及具有累加的偏置加法電路；以及

圖8是圖示根據本公開的實施例的適用于執行可重配置的脈動陣列系統的電路的過程的流程圖。

具體實施方式

下文將描述一個或多個具體實施例。為了提供對這些實施例的簡要描述，說明書中并未描述實際實現方式的所有特征。應當領會，在任何此類實際實現方式的開發中，如同在任何工程或設計項目中一樣，為了實現開發人員的特定目標，必須作出眾多特定于實現方式的決策，諸如遵守與系統相關的約束和與業務相關的約束，這些約束可能因實現方式而異。而且應當領會，此類開發工作可能是復雜且耗時的，但是對于受益于本公開的普通技術人員而言，這仍將是設計、制作和制造的例行任務。