[發明專利]一種功率器件及其制作方法

有效

• 申請號: 202011012348.4
• 申請日: 2020-09-24
• 公開（公告）號: CN111933690B
• 公開（公告）日: 2021-01-05
• 發明（設計）人: 張景超;趙善麒
• 申請（專利權）人: 江蘇宏微科技股份有限公司
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L29/78;H01L21/336
• 代理公司: 常州佰業騰飛專利代理事務所(普通合伙) 32231
• 代理人: 陳紅橋

本發明涉及半導體技術領域，具體涉及一種功率器件，包括N基體、P?外延層和柵極，所述N基體上形成P?外延層，所述P?外延層內設有溝槽，所述P?外延層內形成有相互隔離的第一N+層和第二N+層,所述第一N+層電連接位于所述P?外延層表面的源極，所述第二N+層電連接位于所述N基體底部的漏極，所述柵極至少一部分形成在所述溝槽內，且所述柵極沿著所述第一N+層和第二N+層的排布方向延伸，當所述柵極施加開啟電壓時，所述第一N+層和第二N+層之間的P?溝道層形成橫向的導電溝道。本發明提供的一種功率器件，增加了導電溝道的寬度，降低了溝道電阻，同時可保護柵氧化層，防止柵氧化層燒毀。

技術領域

本發明涉及半導體技術領域，具體涉及一種功率器件及其制作方法。

背景技術

由于SiC材料與Si材料相比，具有10倍的臨界擊穿電場，在設計同等電壓等級的MOSFET功率器件時，器件漂移區的厚度可以大大降低，摻雜濃度也可以提高，器件的漂移區電阻可以降低1000倍，因此SiC成為開發高壓功率MOSFET器件的非常誘人的半導體材料。

圖1和圖2示出了現有技術中的溝槽型MOSFET功率器件的結構，其中，溝槽21’內為多晶硅柵211’和柵氧化層212’，溝槽21’兩側的N+區連接源極，P-區下方的N-漂移區12’通過N+襯底11’連接漏極，在柵極施加開啟電壓后，P-區中靠近溝槽21’側壁的區域反型，形成導電溝道，此時可實現漏極和源極的導通，溝道電流I’由下往上從漏極流往源極，但是受限于溝道的寬長比，導致溝道電阻較高，在導通電阻中占很高的比重，尤其是在使用SiC作半導體材料時，熱生長的柵氧化層212’與SiC表面的低表面質量使得反型層遷移率只有體內的5%-10%，使得器件溝道電阻很高；同時，在使用SiC作半導體材料時，SiC材料內的高電場在柵氧化層212’產生很強的電場，容易引起柵氧化層212’燒毀。

發明內容

本發明為解決現有技術中的MOSFET功率器件溝道電阻很高的技術問題，提供一種功率器件，增加了導電溝道的寬度，降低了溝道電阻。

本發明采用的技術方案：

一種功率器件，包括：

N基體，所述N基體上形成P-外延層，所述P-外延層內設有溝槽；

P-外延層，所述P-外延層內形成有相互隔離的第一N+層和第二N+層,所述第一N+層電連接位于所述P-外延層表面的源極，所述第二N+層電連接位于所述N基體底部的漏極；

柵極，所述柵極至少一部分形成在所述溝槽內，且所述柵極沿著所述第一N+層和第二N+層的排布方向延伸，當所述柵極施加開啟電壓時，所述第一N+層和第二N+層之間的P-溝道層形成橫向的導電溝道。

本發明在P-外延層設有第一N+層和第二N+層，且第一N+層和第二N+層由P-外延層內的P-型半導體隔開，同時，第一N+層和源極電連接，第二N+層和漏極電連接，這樣，在柵極施加開啟電壓后，P-溝道層出現反型層，電流在第一N+層和第二N+層之間橫向流動，可以預見的是，增加溝槽深度，同時增加第一N+層和第二N+層的深度，便相當于增加了溝道的寬度，從而降低了溝道電阻。

同時，導通電流從下往上經漏極流入第二N+層后，經過P-溝道層形成的反型層，橫向流入第一N+層，然后流出源極，在溝槽底部和N基體之間為P-型半導體，和N基體可形成一個反向偏置的PN結，可對溝槽內壁底部的柵氧化層進行保護。并且，由于導通電流方向從第二N+層橫向流向第一N+層，P-外延層中在溝槽底部和N基體之間的P-型半導體不會影響到導通電流的路徑。

進一步地，所述第一N+層和所述N基體之間通過第一P+層隔開，且所述第一P+層至少一部分形成在所述P-外延層中或者至少一部分形成在所述N基體中，經過高摻雜形成的第一P+層使得上述反向偏置的PN結更不容易擊穿，更好地保護柵氧化層的底部。