[發明專利]半導體元件及其制造方法

在審

• 申請號: 202011008045.5
• 申請日: 2020-09-23
• 公開（公告）號: CN114171383A
• 公開（公告）日: 2022-03-11
• 發明（設計）人: 劉信宏;黃彥智
• 申請（專利權）人: 力晶積成電子制造股份有限公司
• 主分類號: H01L21/3213
• 分類號: H01L21/3213
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 陳小雯

1.一種半導體元件，其特征在于，包括：

連接結構，包括：

至少一第一導線，設置在基底的元件區上且沿著第一方向延伸；以及

至少一第二導線，設置在所述基底的所述元件區上且沿著所述第一方向延伸，

其中在所述連接結構的端部處，所述至少一第一導線于所述第一方向的長度小于所述至少一第二導線于所述第一方向的長度。

2.如權利要求1所述的半導體元件，其中所述至少一第一導線包括多條第一導線，所述至少一第二導線包括多條第二導線，且所述多條第一導線與所述多條第二導線沿著不同于所述第一方向的第二方向彼此交替排列。

3.如權利要求1所述的半導體元件，還包括：

接墊，設置在所述至少一第二導線上，

其中所述至少一第二導線具有與所述至少一第一導線相鄰的第一線段及自所述第一線段沿所述第一方向延伸的第二線段，且所述接墊設置在所述第一線段或所述第二線段上。

4.一種半導體元件的制造方法，包括：

在基底的元件區上形成多個導體圖案，每個導體圖案包括彼此平行且沿第一方向延伸的第一段和第二段以及連接所述第一段和所述第二段的彎曲段，且所述多個導體圖案沿著不同于所述第一方向的第二方向排列；

在所述多個導體圖案上覆蓋具波浪狀輪廓的圖案化掩模，所述圖案化掩模暴露出所述彎曲段和所述第一段的鄰接所述彎曲段的一部分；以及

移除所述圖案化掩模所暴露出的所述彎曲段和所述第一段的鄰接所述彎曲段的所述部分，以形成包括多條第一導線和多條第二導線的連接結構，

其中所述多條第一導線與所述多條第二導線沿著所述第二方向彼此交替排列，且在所述連接結構的端部處，所述多條第一導線于所述第一方向的長度小于所述多條第二導線于所述第一方向的長度。

5.如權利要求4所述的半導體元件的制造方法，其中所述波浪狀輪廓的波峰位于所述第二段上，所述波浪狀輪廓的波谷位于所述第一段上。

6.如權利要求4所述的半導體元件的制造方法，還包括：

在所述多條第二導線上形成多個接墊，

其中每條第二導線具有第一線段及第二線段，所述第一線段位于相鄰的兩條第一導線之間，所述第二線段自所述第一線段沿著所述第一方向延伸，且所述接墊形成于所述第一線段或所述第二線段上。

7.一種半導體元件的制造方法，包括：

在基底的元件區上依序形成導體層、硬掩模層及第一掩模圖案，所述第一掩模圖案包括彼此平行且沿第一方向延伸的第一段和第二段以及連接所述第一段和所述第二段的彎曲段，其中所述第一段包括第一部分和第二部分，且所述彎曲段包括鄰接所述第二部分的第三部分和第四部分，其中所述第二部分和所述第三部分的高度小于所述第一部分、所述第四部分和所述第二段的高度；

以所述第一掩模圖案為掩模，對所述硬掩模層進行圖案化以形成第一間隙壁和第二間隙壁，其中所述第一間隙壁于第一方向延伸的長度小于所述第二間隙壁于所述第一方向延伸的長度；以及

以所述第一間隙壁和所述第二間隙壁為掩模，對所述導體層進行圖案化以形成包括第一導線和第二導線的連接結構，其中在所述連接結構的端部處，所述第一導線于所述第一方向延伸的長度小于所述第二導線于所述第一方向延伸的長度。

8.如權利要求7所述的半導體元件的制造方法，其中所述連接結構還包括接墊圖案，其中形成所述接墊圖案的步驟包括：

在形成所述第一間隙壁和所述第二間隙壁之前，在所述第一掩模圖案的所述第二段上形成第二掩模圖案；

以所述第一掩模圖案和所述第二掩模圖案為掩模，對所述硬掩模層進行圖案化以形成第一間隙壁和第二間隙壁，其中所述第二間隙壁具有與所述接墊圖案相同的圖案；以及

以所述第一間隙壁和所述第二間隙壁為掩模，對所述導體層進行圖案化以形成所述第一導線和具有所述接墊圖案的所述第二導線。