[發(fā)明專利]一種提高溝槽MOSFET元胞密度的工藝方法及溝槽MOSFET結(jié)構(gòu)

有效

• 申請(qǐng)?zhí)枺?/td>: 202011005217.3
• 申請(qǐng)日: 2020-09-22
• 公開（公告）號(hào): CN112103187B
• 公開（公告）日: 2021-12-07
• 發(fā)明（設(shè)計(jì)）人: 潘光燃;胡瞳騰
• 申請(qǐng)（專利權(quán)）人: 深圳市芯電元科技有限公司
• 主分類號(hào): H01L21/336
• 分類號(hào): H01L21/336;H01L21/768;H01L21/8234;H01L23/48;H01L27/088;H01L29/36;H01L29/786
• 代理公司: 深圳市中融創(chuàng)智專利代理事務(wù)所(普通合伙) 44589
• 代理人: 葉垚平;李立

本發(fā)明公開了一種提高溝槽MOSFET元胞密度的工藝方法及溝槽MOSFET結(jié)構(gòu)，包括以下步驟：步驟S4：淀積多晶硅，去除所述溝槽之外的多晶硅，去除所述第一氮化硅，在外延層中形成第一摻雜區(qū)，淀積所述第二氮化硅，刻蝕所述第二氮化硅，在所述多晶硅的側(cè)壁形成側(cè)墻；步驟S5：在第一摻雜區(qū)中注入硼原子或磷原子形成第二摻雜區(qū)，去除所述側(cè)墻，刻蝕多晶硅使其上表面低于硅平面，在第一摻雜區(qū)中形成第三摻雜區(qū)，淀積介質(zhì)層并去除設(shè)定區(qū)域的介質(zhì)層即形成源區(qū)接觸孔，淀積金屬層并去除設(shè)定區(qū)域的金屬即形成源極金屬。本發(fā)明提供的提高溝槽MOSFET元胞密度的工藝方法及溝槽MOSFET結(jié)構(gòu)具有更小的單位面積導(dǎo)通電阻、可實(shí)現(xiàn)更好的雪崩電流及其一致性等優(yōu)點(diǎn)。

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，尤其涉及一種提高溝槽MOSFET元胞密度的工藝方法及溝槽MOSFET結(jié)構(gòu)。

背景技術(shù)

MOSFET芯片是一種分立器件，屬于半導(dǎo)體功率器件范疇，與集成電路同屬于半導(dǎo)體芯片領(lǐng)域，MOSFET的最關(guān)鍵指標(biāo)參數(shù)包括擊穿電壓(特指漏源擊穿電壓)、導(dǎo)通電阻和閾值電壓(口語中也稱之為開啟電壓)，通常情況下，擊穿電壓越大越好，導(dǎo)通電阻越小越好。為實(shí)現(xiàn)其標(biāo)稱的擊穿電壓，MOSFET芯片內(nèi)部結(jié)構(gòu)中都采用特定電阻率、特定厚度的外延層來承壓，通常所需實(shí)現(xiàn)的擊穿電壓越高，外延層的電阻率或(和)厚度也就越大，芯片的單位面積的導(dǎo)通電阻隨之也越大，所以說，單位面積的導(dǎo)通電阻與擊穿電壓是一對(duì)互為矛盾的參數(shù)；最大程度的減小MOSFET芯片的導(dǎo)通電阻，是芯片研發(fā)工程師最重要的工作之一，為減小MOSFET芯片的導(dǎo)通電阻，最直接的方法是增大芯片的面積，但這種方法也最直接的增加了芯片的成本，所以說，最大程度的改善單位面積的導(dǎo)通電阻，才是芯片研發(fā)工程師的職責(zé)所在。

現(xiàn)有技術(shù)的缺點(diǎn)：在采用光刻、刻蝕的工藝方法形成源區(qū)接觸孔m的制程中，光刻工藝總是存在一定精度的對(duì)準(zhǔn)偏差，即實(shí)踐工藝中的源區(qū)接觸孔m不完全處于相鄰溝槽c之間的中軸線位置，因此對(duì)源區(qū)接觸孔m所在區(qū)域進(jìn)行離子注入形成的濃體區(qū)k也不位于相鄰溝槽c之間的中軸線位置，即濃體區(qū)k的左右邊沿至對(duì)應(yīng)溝槽c的距離(X1與X2)不相等，如示意圖1所示。當(dāng)源區(qū)接觸孔m光刻的對(duì)準(zhǔn)偏差比較大時(shí)，X1與X2嚴(yán)重不對(duì)等，MOSFET的閾值電壓會(huì)發(fā)生變化，雪崩電流也變差，整體性能嚴(yán)重下降；更嚴(yán)重的，當(dāng)接觸孔光刻的對(duì)準(zhǔn)偏差特別大時(shí)，源區(qū)接觸孔m邊緣偏至溝槽c所在區(qū)域，會(huì)直接導(dǎo)致MOSFET的源區(qū)與多晶柵短路而發(fā)生功能失效。

正因?yàn)槿绱耍F(xiàn)有技術(shù)中MOSFET芯片的元胞密度不能設(shè)計(jì)得太高(元胞密度越高，意味著X1和X2的設(shè)計(jì)值就越小，當(dāng)源區(qū)接觸孔光刻存在較小的對(duì)準(zhǔn)偏差時(shí)，就會(huì)導(dǎo)致X1與X2嚴(yán)重不對(duì)等，芯片的性能下降甚至功能失效)，現(xiàn)有技術(shù)中的MOSFET因受此因素局限所以其單位面積的導(dǎo)通電阻不能做得更小。

發(fā)明內(nèi)容

本發(fā)明提供了一種提高溝槽MOSFET元胞密度的工藝方法及溝槽MOSFET結(jié)構(gòu)，旨在解決芯片單位面積的導(dǎo)通電阻大的問題。

為了解決上述技術(shù)問題，本發(fā)明提供提供了一種提高溝槽MOSFET元胞密度的工藝方法，包括以下步驟：

步驟S1：在襯底的表面形成外延層；

步驟S2：在所述外延層的表面形成硬掩膜，所述硬掩膜包括第一氧化層、第二氧化層和第一氮化硅，所述第一氧化層形成在所述外延層的表面，所述第一氮化硅形成在所述第一氧化層的表面，所述第二氧化層形成在所述第一氮化硅的表面；

步驟S3：在所述外延層中形成溝槽，去除所述第二氧化層，在所述溝槽的表面生長柵氧化層；

步驟S4：淀積多晶硅，去除所述溝槽之外的多晶硅，去除所述第一氮化硅，在外延層中形成第一摻雜區(qū)，淀積所述第二氮化硅，刻蝕所述第二氮化硅，在所述多晶硅的側(cè)壁形成側(cè)墻；