[發(fā)明專利]一種提高溝槽MOSFET元胞密度的工藝方法及溝槽MOSFET結(jié)構(gòu)有效
| 申請?zhí)枺?/td> | 202011005217.3 | 申請日: | 2020-09-22 |
| 公開(公告)號: | CN112103187B | 公開(公告)日: | 2021-12-07 |
| 發(fā)明(設(shè)計)人: | 潘光燃;胡瞳騰 | 申請(專利權(quán))人: | 深圳市芯電元科技有限公司 |
| 主分類號: | H01L21/336 | 分類號: | H01L21/336;H01L21/768;H01L21/8234;H01L23/48;H01L27/088;H01L29/36;H01L29/786 |
| 代理公司: | 深圳市中融創(chuàng)智專利代理事務(wù)所(普通合伙) 44589 | 代理人: | 葉垚平;李立 |
| 地址: | 518049 廣東省深圳市福田區(qū)梅林*** | 國省代碼: | 廣東;44 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 一種 提高 溝槽 mosfet 密度 工藝 方法 結(jié)構(gòu) | ||
1.一種提高溝槽MOSFET元胞密度的工藝方法,其特征在于,包括以下步驟:
步驟S1:在襯底的表面形成外延層;
步驟S2:在所述外延層的表面形成硬掩膜,所述硬掩膜包括第一氧化層、第二氧化層和第一氮化硅,所述第一氧化層形成在所述外延層的表面,所述第一氮化硅形成在所述第一氧化層的表面,所述第二氧化層形成在所述第一氮化硅的表面;
步驟S3:在所述外延層中形成溝槽,去除所述第二氧化層,在所述溝槽的表面生長柵氧化層;
步驟S4:淀積多晶硅,去除所述溝槽之外的多晶硅,去除所述第一氮化硅,在外延層中形成第一摻雜區(qū),淀積第二氮化硅,刻蝕所述第二氮化硅,在所述多晶硅的側(cè)壁形成側(cè)墻;
步驟S5:在第一摻雜區(qū)中注入硼原子或磷原子形成第二摻雜區(qū),去除所述側(cè)墻,刻蝕多晶硅使其上表面低于硅平面,在第一摻雜區(qū)中形成第三摻雜區(qū),淀積介質(zhì)層并去除設(shè)定區(qū)域的介質(zhì)層即形成源區(qū)接觸孔,淀積金屬層并去除設(shè)定區(qū)域的金屬即形成源極金屬;
源區(qū)接觸孔包含了元胞區(qū)溝槽和元胞區(qū)硅平面所在區(qū)域;
所述襯底為N型襯底,所述外延層為N型外延層,在所述N型外延層的表面注入硼原子,所述第一摻雜區(qū)為第一P型摻雜區(qū),所述第二摻雜區(qū)為第二P型摻雜區(qū),所述第三摻雜區(qū)為N型摻雜區(qū);或所述襯底為P型襯底,所述外延層為P型外延層,在所述P型外延層的表面注入磷原子,所述第一摻雜區(qū)為第一N型摻雜區(qū),所述第二摻雜區(qū)為第二N型摻雜區(qū),所述第三摻雜區(qū)為P型摻雜區(qū);
所述步驟S4包括:
步驟S41:采用干法刻蝕或化學(xué)機械研磨工藝去除所述溝槽之外的多晶硅,從上至下去除所述第一氮化硅表面的多晶硅;
步驟S42:采用濕法腐蝕工藝去除第一氮化硅;
步驟S43:采用化學(xué)氣相淀積的工藝,在所述第一氧化層的表面、多晶硅的表面和側(cè)壁生長第二氮化硅;
步驟S44:采用垂直向下的干法刻蝕工藝,將位于所述第一氧化層和多晶硅的表面的第二氮化硅全部刻蝕掉,位于所述多晶硅側(cè)壁的第二氮化硅保留下來且形成側(cè)墻;
在步驟S44中,多晶硅左、右側(cè)壁保留的第二氮化硅的側(cè)墻的寬度是相等的。
2.根據(jù)權(quán)利要求1所述的提高溝槽MOSFET元胞密度的工藝方法,其特征在于,所述步驟S3包括:
步驟S31:采用光刻、干法刻蝕的工藝去除設(shè)定區(qū)域的第一氧化層、第一氮化硅和第二氧化層;
步驟S32:采用干法刻蝕的工藝,在所述設(shè)定區(qū)域的外延層中形成所述溝槽;
步驟S33:采用濕法腐蝕的工藝,去除所述第二氧化層。
3.一種溝槽MOSFET結(jié)構(gòu),由上述權(quán)利要求1所述的一種提高溝槽MOSFET元胞密度的工藝方法制成,其特征在于:所述步驟S2中,所述第一氮化硅的厚度為250-800nm。
4.根據(jù)權(quán)利要求3所述的一種溝槽MOSFET結(jié)構(gòu),其特征在于,所述步驟S4中,去除所述溝槽之外的多晶硅,所述多晶硅的上表面比所述第一氮化硅的上表面低0-100nm,所述步驟S4中,淀積所述第二氮化硅,淀積的厚度小于所述多晶硅表面與所述第一氧化層表面的高度差,淀積的厚度為50-500nm,在所述多晶硅的左、右側(cè)壁形成的側(cè)墻的寬度相等。
5.根據(jù)權(quán)利要求4所述的一種溝槽MOSFET結(jié)構(gòu),其特征在于,所述步驟S5中,所述第一摻雜區(qū)中形成第二摻雜區(qū),所述第二摻雜區(qū)的兩側(cè)與所述溝槽邊沿的距離相等,所述距離為50-500nm,所述第二摻雜區(qū)的濃度大于所述第一摻雜區(qū)的濃度,所述第二摻雜區(qū)的深度小于所述第一摻雜區(qū)的深度。
6.根據(jù)權(quán)利要求5所述的一種溝槽MOSFET結(jié)構(gòu),其特征在于,所述步驟S5中,刻蝕多晶硅使其上表面低于硅平面,所述多晶硅的上表面比所述硅平面低250-800nm,所述第一摻雜區(qū)中形成所述第三摻雜區(qū),所述第三摻雜區(qū)的深度大于所述硅平面與所述多晶硅之間的表面高度差。
7.根據(jù)權(quán)利要求6所述的一種溝槽MOSFET結(jié)構(gòu),其特征在于,所述步驟S5中,所述源區(qū)接觸孔包括溝槽和硅平面,在所述溝槽內(nèi)、多晶硅的頂部設(shè)置厚度為100-400nm的介質(zhì)層,所述多晶硅頂部的介質(zhì)層的表面低于硅平面。
8.根據(jù)權(quán)利要求4所述的溝槽MOSFET結(jié)構(gòu),其特征在于:所述襯底的下表層為MOSFET的漏,所述多晶硅為MOSFET的柵,所述第三摻雜區(qū)為MOSFET的源區(qū),所述第一摻雜區(qū)和所述第二摻雜區(qū)構(gòu)成MOSFET的體區(qū)。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于深圳市芯電元科技有限公司,未經(jīng)深圳市芯電元科技有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202011005217.3/1.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導(dǎo)體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導(dǎo)體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導(dǎo)體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導(dǎo)體或電固體器件的裝置;專門適合于在半導(dǎo)體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





