[發(fā)明專利]一種基于FPGA的自適應(yīng)算法模塊化設(shè)計方法

有效

• 申請?zhí)枺?/td>: 202011000059.2
• 申請日: 2020-09-22
• 公開（公告）號: CN112199912B
• 公開（公告）日: 2022-03-22
• 發(fā)明（設(shè)計）人: 袁軍;李軍;孟祥勝;趙強(qiáng);王巍;趙汝法
• 申請（專利權(quán)）人: 重慶郵電大學(xué)
• 主分類號: G06F30/331
• 分類號: G06F30/331;G06F30/327
• 代理公司: 重慶市恒信知識產(chǎn)權(quán)代理有限公司 50102
• 代理人: 陳棟梁

本發(fā)明請求保護(hù)一種基于FPGA的自適應(yīng)算法模塊化設(shè)計方法。主要包括3個部分：(1)規(guī)范并行和非規(guī)范并行的自適應(yīng)LMS濾波器設(shè)計(2)整個自適應(yīng)FxLMS系統(tǒng)的電路模型搭建(3)Vivado綜合工具下的RTL電路結(jié)構(gòu)模型以及自適應(yīng)算法的testbench平臺。本發(fā)明創(chuàng)新點(diǎn)在于相比較傳統(tǒng)的FxLMS算法，本發(fā)明在Simulink庫基礎(chǔ)上加入Xilinx System generator工具，利用該工具調(diào)用基本的加法器、乘法器以及一些邏輯單元塊進(jìn)行模塊化設(shè)計，最后生成HDL代碼，結(jié)合Vivado綜合工具進(jìn)行布局布線和時序仿真。本發(fā)明不僅能降低開發(fā)周期、提高建模準(zhǔn)確度、實(shí)現(xiàn)資源和速度的良好匹配，而且可以顯著提高算法的靈活性，增強(qiáng)算法的性能，方便實(shí)現(xiàn)自適應(yīng)算法的階數(shù)快速調(diào)整。

技術(shù)領(lǐng)域

本發(fā)明屬于數(shù)字信號處理領(lǐng)域，尤其涉及到一種基于FPGA的自適應(yīng)算法模塊化設(shè)計方法，對其中的LMS規(guī)范型和非規(guī)范型的電路進(jìn)行研究，并將其實(shí)現(xiàn)，最后搭建testbench仿真測試平臺進(jìn)行電路綜合后的時序仿真。

背景技術(shù)

隨著經(jīng)濟(jì)的發(fā)展和技術(shù)的不斷進(jìn)步，主動噪聲控制系統(tǒng)(ANC)已經(jīng)成為國內(nèi)外振動工程界的研究熱點(diǎn)。主動噪聲控制系統(tǒng)(ANC)的核心部分是控制算法，該控制算法的選擇是否恰當(dāng)直接關(guān)系到最終的效果，目前存在許多的控制算法，其中的自適應(yīng)濾波器的聲音對消是常用的方法。其中自適應(yīng)算法主要包括FxLMS(filtered-x least mean square)算法，遞推最小二乘法(RLS)和快速橫向?yàn)V波算法(FTF)等，其中FxLMS算法是應(yīng)用最多的算法，這是因?yàn)闊o論控制目標(biāo)是窄帶還是寬帶都能根據(jù)實(shí)際的情況進(jìn)行一系列結(jié)構(gòu)的調(diào)整，使之適應(yīng)環(huán)境。并且該算法本身是通過一系列的乘累加運(yùn)算進(jìn)行實(shí)現(xiàn)的，導(dǎo)致其運(yùn)算的結(jié)構(gòu)易于和標(biāo)準(zhǔn)的FPGA硬件所匹配。其魯棒性好也是一個重要的特點(diǎn)。

目前對FxLMS算法的研究，主要還停留在用軟件進(jìn)行仿真的階段，雖然較多的側(cè)重于自身的特性研究和結(jié)構(gòu)方面的改進(jìn)是有意義的，但很多并沒有考慮在具體硬件上怎么實(shí)現(xiàn)的問題以及對其基礎(chǔ)LMS算法電路模型結(jié)構(gòu)的研究也有很多的不足，所以本發(fā)明提出了一種基于FPGA的自適應(yīng)算法模塊化設(shè)計方法。

發(fā)明內(nèi)容

本發(fā)明旨在解決以上現(xiàn)有技術(shù)的問題。提出了一種基于FPGA的自適應(yīng)算法模塊化設(shè)計方法。本發(fā)明的技術(shù)方案如下：

一種基于FPGA的自適應(yīng)算法模塊化設(shè)計方法，其包括以下步驟：

首先，進(jìn)行規(guī)范型和非規(guī)范型的自適應(yīng)LMS濾波器的硬件電路結(jié)構(gòu)設(shè)計和整個自適應(yīng)FxLMS系統(tǒng)電路模型的搭建；然后借助System generator工具生成HDL硬件描述語言；最后進(jìn)行綜合布局布線的時序后仿真部分，其中，規(guī)范型和非規(guī)范型的自適應(yīng)LMS濾波器算法的硬件電路結(jié)構(gòu)設(shè)計部分。

進(jìn)一步的，所述規(guī)范型和非規(guī)范型的自適應(yīng)LMS濾波器的硬件電路結(jié)構(gòu)包括噪聲數(shù)據(jù)接收部分、規(guī)范型和非規(guī)范型的LMS算法部分、快速傅里葉變換FFT的顯示部分，其中噪聲數(shù)據(jù)接收部分，主要利用MATLAB的audioread()讀取外界聲級計等傳感器采集的噪聲信號存入MATLAB矩陣，然后通過Simulink的From workspace模塊獲取該矩陣所包含的噪聲信號，規(guī)范型和非規(guī)范型LMS算法部分的輸入包括兩個部分，分別是噪聲輸入x(n)和期望信號d(n)，算法輸出包括自適應(yīng)濾波后的抗噪聲信號y(n)和誤差信號e(n)，該部分的自適應(yīng)濾波器的階數(shù)和步長可以隨時進(jìn)行調(diào)整；快速傅里葉變換FFT的顯示部分，主要使用的FFT ipcatalog，通過將控制信號端配置為布爾類型使其正常工作，同時，將接收到的輸入噪聲信號x(n)，和輸出抗噪聲信號y(n)進(jìn)行快速傅里葉變換，最后，通過Simulink的示波器Scop進(jìn)行觀察。