[發明專利]用于優化集成電路的布局的方法

在審

• 申請號: 202010996475.6
• 申請日: 2020-09-21
• 公開（公告）號: CN113919275A
• 公開（公告）日: 2022-01-11
• 發明（設計）人: 莊易霖;譚詩文;劉松;林士堯;方文源
• 申請（專利權）人: 臺積電（南京）有限公司;臺灣積體電路制造股份有限公司
• 主分類號: G06F30/392
• 分類號: G06F30/392
• 代理公司: 北京東方億思知識產權代理有限責任公司 11258
• 代理人: 朱亦林

1.一種用于優化集成電路的布局的方法，包括：

生成具有用于集成電路的多個宏的布局；

根據插入在多個引腳之間的通道區域來調整所述多個宏；

將所述多個宏用所述通道區域的通道寬度分開；以及

根據所述多個宏和多個寄存器之間的相關性來調整所述布局中的所述多個宏。

2.根據權利要求1所述的方法，還包括：

將所述多個宏組織成在第一方向延伸的多個第一組框和在第二方向延伸的多個第二組框；以及

根據所述多個第一組框中的宏的最小總移動來對準所述多個第一組框中的宏。

3.根據權利要求2所述的方法，還包括：

移動所述多個第二組框中的宏，其中，所述宏的移動范圍在第一空間和第二空間之間，

其中，所述第一空間對應于所述宏中的一個宏與所述多個第二組框中每一者的左邊界或所述宏中的另一個宏之間的空間，并且

所述第二空間對應于所述宏中的一個宏與所述多個第二組框中每一者的右邊界或所述宏中的另一個宏之間的空間。

4.根據權利要求1所述的方法，其中，調整所述多個宏包括：

生成所述多個宏的鏈圖；以及

響應于搜索所述鏈圖，翻轉所述多個宏中的相應宏以改變所述相應宏的所述多個引腳的定向，其中，所述多個宏之一的引腳和所述多個宏中的所述相應宏之一的引腳彼此面對。

5.根據權利要求1所述的方法，其中，當所述多個宏的數量為奇數并且所述多個宏中的第一宏與所述布局的邊界相鄰時，所述第一宏的引腳的定向被布置為與所述布局的邊界相反。

6.根據權利要求1所述的方法，還包括：

劃分多個標準單元；

根據針對所述多個宏中的每個宏的預測通道路徑來估計多個緩沖器的數量，其中，所述預測通道路徑在所述多個標準單元之一與所述多個宏中的相應的一個宏之間；

基于所述多個緩沖器的數量和所述多個緩沖器中的每個緩沖器的面積，計算所述多個宏中的所述相應的一個宏的預測通道寬度；以及

根據所述多個宏的預測通道寬度來確定所述通道寬度。

7.根據權利要求6所述的方法，還包括：

確定所述多個宏中的相應的一個宏上的起點和所述多個標準單元上的相應終點；以及

生成從所述多個宏中的所述相應的一個宏上的起點延伸到所述多個標準單元上的相應終點的預測通道路徑，

其中，所述預測通道路徑在所述多個宏中的所述相應的一個宏上的起點與所述多個標準單元上的相應終點之間具有最短距離。

8.根據權利要求1所述的方法，其中，調整所述布局中的所述多個宏包括：

檢測所述多個宏與所述多個寄存器之間的相關性；以及

響應于所述檢測，生成所述多個宏的與所述多個寄存器之一相對應的序列。

9.一種用于優化集成電路的布局的方法，包括：

布置在第一方向延伸的多個通道；

根據多個宏的多個權重，將所述多個宏的第一部分布置為比所述多個宏的第二部分更靠近集成電路的核心區域的質心；以及

將所述多個宏布置在所述多個通道的相反側，其中，所述多個宏具有耦合到所述多個通道的多個引腳，所述多個通道插入在所述多個宏之間。

10.一種用于優化集成電路的布局的系統，包括：

一個或多個處理單元；以及

存儲器單元，被配置為存儲指令，所述指令在由所述一個或多個處理單元中的至少一個處理單元執行時，執行包括以下各項的操作：

根據多個宏的多個權重，將所述多個宏放置在布局中的區域的質心周圍；

將所述多個宏的多個引腳調整為彼此面對；

預測插入在所述多個宏之間的多個通道中的每個通道的通道寬度；

根據所述多個通道中的每個通道的通道寬度來調整所述多個宏；

檢測所述多個宏與多個寄存器之間的相關性；以及

根據所述相關性來調整所述多個宏。