[發(fā)明專利]半導體器件及其制造方法

在審

• 申請?zhí)枺?/td>: 202010989831.1
• 申請日: 2016-08-10
• 公開（公告）號: CN112133754A
• 公開（公告）日: 2020-12-25
• 發(fā)明（設計）人: 張哲誠;林志翰
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L21/336;H01L29/06
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

半導體器件包括襯底、絕緣結構和柵極堆疊件。該襯底具有至少一個半導體鰭。該絕緣結構設置在襯底之上并且與半導體鰭分隔開以在其間形成間隙。該絕緣結構具有面向半導體鰭的側壁。該柵極堆疊件覆蓋至少部分半導體鰭并且至少設置在絕緣結構和半導體鰭之間的間隙中。該柵極堆疊件包括高k介電層和柵電極。高k介電層覆蓋半導體鰭而留下絕緣結構的側壁未被覆蓋。柵電極設置在高k介電層之上并且至少位于絕緣結構和半導體鰭之間的間隙中。本發(fā)明的實施例還涉及半導體器件的制造方法。

本申請是2016年08月10日提交的標題為“半導體器件及其制造方法”、專利申請?zhí)枮?01610651669.6的分案申請。

技術領域

本發(fā)明的實施例涉及集成電路器件，更具體地，涉及半導體器件及其制造方法。

背景技術

隨著半導體工業(yè)在追求更高的器件密度、更高的性能和更低的成本的過程中進入納米技術工藝節(jié)點，來自制造和設計問題的挑戰(zhàn)已經引起了諸如鰭式場效應晶體管(FinFET)的三維設計的發(fā)展。FinFET包括在垂直于襯底的平面的方向上突出于襯底之上的延伸的半導體鰭。在這個垂直鰭中形成FET的溝道。在鰭上方(例如，包裹)提供柵極。FinFET還可以減小短溝道效應。

發(fā)明內容

本發(fā)明的實施例提供了一種半導體器件，包括：襯底，具有至少一個半導體鰭；絕緣結構，設置在所述襯底之上并且與所述半導體鰭分隔開以在所述絕緣結構和所述半導體鰭之間形成間隙，其中，所述絕緣結構具有面向所述半導體鰭的側壁；以及柵極堆疊件，覆蓋至少部分所述半導體鰭并且至少設置在所述絕緣結構和所述半導體鰭之間的所述間隙中，其中，所述柵極堆疊件包括：高k介電層，覆蓋所述半導體鰭而留下所述絕緣結構的所述側壁未被覆蓋；和柵電極，設置在所述高k介電層之上并且至少位于所述絕緣結構和所述半導體鰭之間的所述間隙中。

本發(fā)明的另一實施例提供了一種半導體器件，包括：襯底，具有至少一個半導體鰭；絕緣結構，設置在所述襯底之上并且與所述半導體鰭橫向分隔開以在所述絕緣結構和所述半導體鰭之間形成間隙，所述間隙具有至少一個內部表面；以及柵極堆疊件，覆蓋至少部分所述半導體鰭并且至少設置在所述絕緣結構和所述半導體鰭之間的所述間隙中，其中，所述柵極堆疊件包括：高k介電層，覆蓋所述半導體鰭并且留下所述間隙的所述內部表面的至少部分未被覆蓋；和柵電極，設置在所述高k介電層之上并且至少位于所述絕緣結構和所述半導體鰭之間的所述間隙中。

本發(fā)明的又一實施例提供了一種用于制造半導體器件的方法，包括：在襯底之上形成絕緣結構，其中，所述襯底具有與所述絕緣結構分隔開的至少一個半導體鰭以在所述絕緣結構和所述半導體鰭之間形成間隙；形成柵極堆疊件的高k介電層以覆蓋部分所述半導體鰭和面向所述半導體鰭的所述絕緣結構的側壁；去除覆蓋所述絕緣結構的所述側壁的部分所述高k介電層；以及在所述高k介電層之上形成所述柵極堆疊件的柵電極，從而使得所述柵電極至少設置在所述絕緣結構和所述半導體鰭之間的所述間隙中。

附圖說明

當結合附圖進行閱讀時，從以下詳細描述可最佳理解本發(fā)明的各個方面。應該指出，根據(jù)工業(yè)中的標準實踐，各個部件未按比例繪制。實際上，為了清楚的討論，各個部件的尺寸可以任意地增大或減小。

圖1A至圖9A是根據(jù)本發(fā)明的一些實施例的處于各個階段的用于制造半導體器件的方法的頂視圖。

圖1B至圖9B是分別沿著圖1A至圖9A的線B-B截取的截面圖。

圖10A至圖12A是根據(jù)本發(fā)明的一些實施例的處于各個階段的用于制造半導體器件的方法的頂視圖。

圖10B至圖12B是分別沿著圖11A至圖12A的線B-B截取的截面圖。

具體實施方式