[發明專利]一種FinFET CMOS結構及其制備方法

有效

• 申請號: 202010988350.9
• 申請日: 2020-09-18
• 公開（公告）號: CN112349717B
• 公開（公告）日: 2023-02-10
• 發明（設計）人: 胡輝勇;王斌;王利明;舒斌;韓本光;孟令堯;陳睿;宣榮喜;張鶴鳴
• 申請（專利權）人: 西安電子科技大學
• 主分類號: H01L27/092
• 分類號: H01L27/092;H01L29/78
• 代理公司: 西安嘉思特知識產權代理事務所(普通合伙) 61230
• 代理人: 王海棟

本發明公開了一種FinFET CMOS結構及其制備方法，該FinFET CMOS結構包括nFinFET和pFinFET，所述nFinFET包括在半導體襯底上設置的若干第一鰭部和第一柵電極，所述pFinFET包括在半導體襯底上設置的若干第二鰭部和第二柵電極，其中，所述第一鰭部與所述第二鰭部由相同導電類型的半導體材料形成；所述第一柵電極與所述第二柵電極由相同功函數的導電材料形成。本發明的FinFET CMOS減少了制備FinFET CMOS的工藝步驟，縮減了工藝過程，從而可以降低工藝難度和制備成本，由此還有益于提升FinFET CMOS及其集成電路的性能與可靠性。

技術領域

本發明屬于半導體技術領域，具體涉及一種FinFET CMOS結構及其制備方法。

背景技術

隨著集成電路越來越廣泛的應用以及對集成電路功能，尤其是性能要求的增強，作為集成電路基本單元的CMOS(Complementary Metal Oxide Semiconductor fieldEffect Transistor，互補金屬氧化物半導體場效應晶體管，簡稱CMOS)，其性能及工藝水平勢必需要不斷提升。據此，業界研究者提出了多種新型的CMOS結構方案和相應技術，但CMOS仍由nMOS和pMOS構成的基本結構不變。

在較長時間內被廣泛采用的CMOS都是一種平面結構器件，其電流延芯片的水平表面流動，目前該平面結構的CMOS被稱為常規CMOS。為了進一步提高和改善CMOS的性能，CMOS逐漸被制造成三維的結構。其中，FinFET(Fin Field-Effect Transistor，鰭式場效應晶體管)就是目前廣泛采用的一種高性能、應用于納米集成電路的CMOS單元結構。FinFET是一種三維結構器件，其形狀類似于魚鰭(Fin)而得名，電流沿鰭的表面流動。FinFET CMOS與常規CMOS一樣，由nFinFET和pFinFET構成。FinFET CMOS與常規CMOS相比有諸多明顯優勢，例如，速度快、功耗低、柵漏電流小、柵控能力強、亞閾特性好等。因此，FinFET CMOS成為了當前納米級集成電路的主流技術。

但是，FinFET CMOS目前仍然存在制造工藝步驟多、技術復雜、成本高于常規CMOS等問題。

發明內容

為了解決現有技術中存在的上述問題，本發明提供了一種FinFET CMOS結構及其制備方法。本發明要解決的技術問題通過以下技術方案實現：

一種FinFET CMOS結構，包括nFinFET和pFinFET，所述nFinFET包括在半導體襯底上設置的第一鰭部和第一柵電極，所述pFinFET包括在所述半導體襯底上設置的第二鰭部和第二柵電極，其中，

所述第一鰭部與所述第二鰭部由相同導電類型的半導體材料形成；

所述第一柵電極與所述第二柵電極由相同功函數的導電材料形成。

在本發明的一個實施例中，所述第一鰭部與所述第二鰭部的材料為摻雜濃度相同的n型半導體材料，所述nFinFET的第一源極區、第一漏極區為n型摻雜，所述pFinFET的第二源極區、第二漏極區為p型摻雜。

在本發明的一個實施例中，所述第一柵電極和所述第二柵電極的功函數的范圍為4.6～5.2eV。

在本發明的一個實施例中，所述第一鰭部與所述第二鰭部的材料為摻雜濃度相同的p型半導體材料，所述nFinFET的第一源極區、第一漏極區為n型摻雜，所述pFinFET的第二源極區、第二漏極區為p型摻雜。

在本發明的一個實施例中，所述第一柵電極和所述第二柵電極的功函數的范圍為3.8～4.5eV。

在本發明的一個實施例中，所述nFinFET和所述pFinFET的半導體襯底為體Si材料或者SOI材料。