[發明專利]一種FinFET CMOS結構及其制備方法

有效

• 申請號: 202010988350.9
• 申請日: 2020-09-18
• 公開（公告）號: CN112349717B
• 公開（公告）日: 2023-02-10
• 發明（設計）人: 胡輝勇;王斌;王利明;舒斌;韓本光;孟令堯;陳睿;宣榮喜;張鶴鳴
• 申請（專利權）人: 西安電子科技大學
• 主分類號: H01L27/092
• 分類號: H01L27/092;H01L29/78
• 代理公司: 西安嘉思特知識產權代理事務所(普通合伙) 61230
• 代理人: 王海棟

1.一種FinFET CMOS結構，包括nFinFET和pFinFET，其特征在于，所述nFinFET包括在半導體襯底上設置的第一鰭部和第一柵電極，所述pFinFET包括在所述半導體襯底上設置的第二鰭部和第二柵電極，所述半導體襯底的材料為體硅，所述體硅包括Si襯底層和位于Si襯底層之上的Si外延層，所述Si襯底層為p型材料、所述Si外延層為n型材料或者所述Si襯底層為n型材料、所述Si外延層為p型材料，其中，

所述第一鰭部與所述第二鰭部由相同導電類型和摻雜濃度的同一半導體材料形成；

所述第一柵電極與所述第二柵電極由相同功函數的同一導電材料形成；

所述第一鰭部與所述第二鰭部的材料為摻雜濃度相同的n型半導體材料，所述nFinFET的第一源極區、第一漏極區為n型摻雜，所述pFinFET的第二源極區、第二漏極區為p型摻雜，所述第一柵電極和所述第二柵電極的功函數的范圍為4.6～5.2eV，或者，所述第一鰭部與所述第二鰭部的材料為摻雜濃度相同的p型半導體材料，所述nFinFET的第一源極區、第一漏極區為n型摻雜，所述pFinFET的第二源極區、第二漏極區為p型摻雜，所述第一柵電極和所述第二柵電極的功函數的范圍為3.8～4.5eV；

當所述第一鰭部與所述第二鰭部的材料為摻雜濃度相同的n型半導體材料時，所述第一鰭部與所述第二鰭部的材料為所述體硅上n型材料的Si外延層，所述第一鰭部下部保留一與所述第一鰭部的預設橫截面的形狀和大小相同的第一過渡結構，所述第一過渡結構的材料為所述體硅的p型半導體材料的Si襯底層，所述第二鰭部下方還設置一層與所述第二鰭部摻雜濃度相同的n型半導體層，所述n型半導體層為所述體硅上n型材料的Si外延層；

當所述第一鰭部與所述第二鰭部的材料為摻雜濃度相同的p型半導體材料時，所述第一鰭部與所述第二鰭部的材料為所述體硅上p型材料的Si外延層，所述第一鰭部下方還設置一層與第一鰭部摻雜濃度相同的p型半導體層，所述p型半導體層為所述體硅上p型材料的Si外延層，所述第二鰭部下部保留一與所述第二鰭部的預設橫截面的形狀和大小相同的第二過渡結構，第二過渡結構的材料為所述體硅的n型半導體材料的Si襯底層；

所述pFinFET的第二鰭部和所述nFinFET的第一鰭部分別選擇(110)和(100)晶面。