[發明專利]設備同步校準方法、裝置、設備及存儲介質

有效

• 申請號: 202010980816.0
• 申請日: 2020-09-17
• 公開（公告）號: CN112214065B
• 公開（公告）日: 2022-10-21
• 發明（設計）人: 蔣文裕;龔桂強;王悅
• 申請（專利權）人: 北京普源精電科技有限公司
• 主分類號: G06F1/12
• 分類號: G06F1/12
• 代理公司: 北京品源專利代理有限公司 11332
• 代理人: 孟金喆

本申請公開了一種設備同步校準方法、裝置、設備及存儲介質，該方法可以包括獲取至少兩臺設備兩兩之間的時間戳同步偏差；判斷至少兩臺設備兩兩之間的時間戳同步偏差是否為設定值；在任一時間戳同步偏差不為設定值的情況下，生成同步校準指令；其中，同步校準指令用于對與任一時間戳同步偏差對應的兩個設備進行同步校準。這樣，通過時間戳同步偏差，可以有效解決多臺設備之間的同步問題。

技術領域

本發明實施例涉及信號處理技術，尤其涉及一種設備同步校準方法、裝置、設備及存儲介質。

背景技術

在對多個設備的多個通道進行同步或對齊時，通常需要先對單臺設備中的一個或多個通道進行對齊，再對多個設備之間的通道進行對齊。其中，對多個設備之間的通道進行對齊通常采用并聯方式和串聯方式。并聯方式如圖1所示，即利用同步源(或稱之為同步機)將多臺設備用并聯的方式連接，通過同步源對多臺設備之間的同步信號和時鐘信號進行嚴格的同步對齊。串聯方式如圖2所示，即是將多臺設備進行串聯，通過測量串聯路徑的延遲，調節或補充各臺設備的延遲。

但是，上述兩種方案都需要基于工作時鐘進行同步，時鐘同步又分為并行時鐘同步方案和串行時鐘同步方案。其中，并行時鐘同步方案可以理解為由一個標準的時鐘源輸出多路同步時鐘給多個設備，從而實現多個設備的時鐘的頻率和相位保持一致。這樣在多個設備的場景下，需要使用復雜的時鐘源電路才能保證嚴格的對齊校準和測試，電路成本較高。串行時鐘同步可以理解為一個時鐘源提供時鐘，多個設備之間通過時鐘串聯，并且各設備通過鎖相環(Phase Locked Loop,PLL)對時鐘進行鑒相和同步跟蹤，實現各設備之間的時鐘頻率相同。但由于時鐘路徑延遲的問題，會存在一個相對固定的時鐘相位差，進而導致串聯的多個設備之間的產生誤差累計。

發明內容

本發明提供一種設備同步校準方法、裝置、設備及存儲介質，旨在通過時間戳同步偏差實現多臺設備之間的同步校準。

第一方面，本申請實施例提供了一種設備同步校準方法，應用于控制器，包括：獲取至少兩臺設備兩兩之間的時間戳同步偏差；

判斷所述至少兩臺設備兩兩之間的時間戳同步偏差是否為設定值；

在任一時間戳同步偏差不為設定值的情況下，生成同步校準指令；

其中，所述同步校準指令用于對與所述任一時間戳同步偏差對應的兩個設備進行同步校準。

第二方面，本申請實施例提供了一種設備同步校準方法，應用于設備，包括：獲取采樣信號；

對所述采樣信號進行處理產生時間戳；

將所述時間戳發送至控制器。

第三方面，本申請實施例提供了一種設備同步校準裝置，包括：

獲取模塊，用于獲取至少兩臺設備兩兩之間的時間戳同步偏差；

判斷模塊，用于判斷所述至少兩臺設備兩兩之間的時間戳同步偏差是否為設定值；

生成模塊，用于在任一時間戳同步偏差不為設定值的情況下，生成同步校準指令；

其中，所述同步校準指令用于對與所述任一時間戳同步偏差對應的兩個設備進行同步校準。

第四方面，本申請實施例提供了一種設備同步校準裝置，包括：

獲取模塊，用于獲取采樣信號；

處理模塊，用于對所述采樣信號進行處理產生時間戳；

傳輸模塊，用于將所述時間戳發送至控制器。

第五方面，本申請實施例提供了一種電子設備，包括：存儲器、處理器及存儲在存儲器上并可在處理器上運行的計算機程序，所述處理器執行所述計算機程序時，實現如上述實施例提供的設備同步校準方法。