[發明專利]半導體器件及其制造方法

在審

• 申請號: 202010974947.8
• 申請日: 2020-09-16
• 公開（公告）號: CN112530899A
• 公開（公告）日: 2021-03-19
• 發明（設計）人: 張豐愿;諾·穆罕默德·艾杜維蒂爾;黃博祥;詹森博;陳明發;劉欽洲;鄭儀侃
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L23/498
• 分類號: H01L23/498;H01L21/48
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

本發明的實施例提供了一種半導體器件以及制造方法，其中，金屬化層位于襯底上方，電源網格線位于金屬化層內。信號焊盤位于金屬化層內，并且信號焊盤由電源網格線圍繞。信號外部連接件電連接至信號焊盤。本發明的實施例另一方面提供一種制造半導體器件的方法。

技術領域

本申請的實施例涉及半導體領域，具體地，涉及半導體器件及其制造方法。

背景技術

由于各種電子元件(例如，晶體管、二極管、電阻器、電容器等)在集成密度方面的不斷改進，半導體工業經歷了快速增長。在大多數情況下，在集成密度方面的這種改進來自最小特征尺寸的不斷減小(例如，縮小半導體工藝節點至20nm以下節點)，這允許將更多組件集成到給定區域中。隨著近來對小型化、更高速度和更大帶寬、以及更低功耗和等待時間的需求的增長，對半導體管芯的更小并且更具創造性的封裝技術的需求日益增長。

隨著半導體技術的進一步發展，已經出現了諸如3D集成電路(3DIC)的堆疊的半導體器件，其對于進一步減小半導體器件的物理尺寸是有效的。在堆疊的半導體器件中，將諸如邏輯電路、存儲電路、處理器電路等的有源電路制造在不同的半導體晶圓上。可以將兩個或者更多個半導體晶圓安裝在彼此的頂部上，以進一步減小半導體器件的形狀因數。然而，為了進一步減小尺寸并且改善器件的操作特性，需要進一步的改進。

發明內容

本申請的實施例提供一種半導體器件，包括：金屬化層，位于襯底上方；電源網格線，位于金屬化層內；第一信號焊盤，位于金屬化層內并且由電源網格線圍繞；以及信號外部連接件，電連接至第一信號焊盤。

本申請的實施例提供一種半導體器件，包括：第一半導體器件的信號連接件；第一半導體器件的通孔，物理地接觸信號連接件和金屬化層的第一導電部分；以及電源網格，位于金屬化層內，其中，電源網格的第一單線圍繞第一導電部分。

本申請的實施例提供一種制造半導體器件的方法，方法包括：在第一半導體襯底上方形成第一金屬化層，第一金屬化層包括具有第一線的電源網格和信號連接件器，第一線沿著第一方向具有第一寬度，信號連接件器與第一線的至少兩側相鄰，信號連接件器沿著第一方向具有小于第一寬度的第二寬度；以及形成與信號連接件器電連接的接合焊盤金屬跡線。

附圖說明

當結合附圖進行閱讀時，從以下詳細描述可最佳理解本發明的各個方面。應該指出，根據工業中的標準實踐，各個部件未按比例繪制。實際上，為了清楚的討論，各個部件的尺寸可以任意地增大或減小。

圖1示出了根據一些實施例的第一半導體器件；

圖2是根據一些實施例的電源網格的俯視圖；

圖3示出了根據一些實施例的第一半導體器件到第二半導體器件的接合；

圖4示出了根據一些實施例的可以實現的改進；

圖5示出了根據一些實施例的偏移的電源網格金屬跡線；

圖6A-圖6B示出了根據一些實施例的流程圖。

具體實施方式

以下公開內容提供了許多用于實現本發明的不同特征的不同實施例或實例。下面描述了組件和布置的具體實例以簡化本發明。當然，這些僅僅是實例，而不旨在限制本發明。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接觸形成的實施例，并且也可以包括在第一部件和第二部件之間可以形成額外的部件，從而使得第一部件和第二部件可以不直接接觸的實施例。另外，本發明可以在各個示例中重復參考數字和/或字母。該重復是出于簡化和清楚的目的，其本身并不指示所討論的各種實施例和/或結構之間的關系。