[發明專利]包括存儲器單元及選擇柵極的組合件

在審

• 申請號: 202010973610.5
• 申請日: 2020-09-16
• 公開（公告）號: CN112530973A
• 公開（公告）日: 2021-03-19
• 發明（設計）人: J·D·霍普金斯;G·瑪塔米斯
• 申請（專利權）人: 美光科技公司
• 主分類號: H01L27/1157
• 分類號: H01L27/1157;H01L27/11578
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 王龍

本申請案涉及包括存儲器單元及選擇柵極的組合件。一些實施例包含一種組合件，其具有包含電介質層級及導電層級的存儲器堆疊。選擇柵極結構在所述存儲器堆疊上方。溝槽延伸穿過所述選擇柵極結構。所述溝槽沿著橫截面具有第一側及相對的第二側。所述溝槽將所述選擇柵極結構分成第一選擇柵極配置及第二選擇柵極配置。空隙在所述溝槽內且橫向地在所述第一選擇柵極配置與所述第二選擇柵極配置之間。通道材料柱延伸穿過所述存儲器堆疊。存儲器單元沿著所述通道材料柱。

技術領域

包括存儲器單元及選擇柵極的組合件；例如包括在NAND存儲器單元上方的漏極側選擇柵極(SGD)的組合件。形成集成組合件的方法。

背景技術

存儲器為電子系統提供數據存儲。快閃存儲器是一種類型的存儲器，且在現代計算機及裝置中具有眾多用途。例如，現代個人計算機可具有存儲在快閃存儲器芯片上的BIOS。作為另一實例，對于計算機及其它裝置來說，在固態驅動器中利用快閃存儲器來取代常規硬盤驅動器變得越來越普遍。作為又一實例，快閃存儲器在無線電子裝置中很受歡迎，因為其使制造商能夠在新通信協議被標準化時支持新通信協議，且提供遠程升級所述裝置以增強特征的能力。

NAND可為快閃存儲器的基本架構，且可經配置為包括垂直堆疊的存儲器單元。

在具體地描述NAND之前，更一般地描述集成布置內的存儲器陣列的關系可能是有幫助的。圖1展示現有技術裝置1000的框圖，裝置1000包含存儲器陣列1002，存儲器陣列1002具有布置成行及列的多個存儲器單元1003連同存取線1004(例如，用于傳導信號WL0到WLm的字線)及第一數據線1006(例如，用于傳導信號BL0到BLn的位線)。存取線1004及第一數據線1006可用于將信息傳送到存儲器單元1003及從存儲器單元1003傳送信息。行解碼器1007及列解碼器1008對地址線1009上的地址信號A0到AX進行解碼以確定將存取哪些存儲器單元1003。感測放大器電路1015進行操作以確定從存儲器單元1003讀取的信息的值。I/O電路1017在存儲器陣列1002與輸入/輸出(I/O)線1005之間傳送信息的值。I/O線1005上的信號DQ0到DQN可表示從存儲器單元1003讀取或待寫入到存儲器單元1003中的信息的值。其它裝置可通過I/O線1005、地址線1009或控制線1020與裝置1000進行通信。存儲器控制單元1018用于控制將對存儲器單元1003執行的存儲器操作，且利用控制線1020上的信號。裝置1000可分別接收第一電源線1030及第二電源線1032上的電源電壓信號Vcc及Vss。裝置1000包含選擇電路1040及輸入/輸出(I/O)電路1017。選擇電路1040可經由I/O電路1017響應于信號CSEL1到CSELn以選擇第一數據線1006及第二數據線1013上的可表示待從存儲器單元1003讀取或待編程到存儲器單元1003中的信息的值的信號。列解碼器1008可基于地址線1009上的A0到AX地址信號來選擇性地激活CSEL1到CSELn信號。選擇電路1040可選擇第一數據線1006及第二數據線1013上的信號以在讀取及編程操作期間提供存儲器陣列1002與I/O電路1017之間的通信。