[發明專利]一種實現低速串行數據比特速率自動測量的方法

在審

• 申請號: 202010972045.0
• 申請日: 2020-09-16
• 公開（公告）號: CN112118028A
• 公開（公告）日: 2020-12-22
• 發明（設計）人: 李斌;張曉峰
• 申請（專利權）人: 天津光電通信技術有限公司
• 主分類號: H04B3/46
• 分類號: H04B3/46
• 代理公司: 天津中環專利商標代理有限公司 12105
• 代理人: 王鳳英

本發明公開了一種實現低速串行數據比特速率自動測量的方法。該方法將接入的輸入數據經過去抖模塊將輸入數據的毛刺或抖動濾除，經過比特寬度識別模塊對輸入串行數據的比特寬度進行動態自動測量識別，基于識別的比特寬度利用比特計數累加模塊對數據沿進行累加計數，利用時鐘周期計數累加模塊對主時鐘進行累加計數，若比特寬度識別模塊動態識別出了新的比特寬度，則復位，比特累加計數結果和時鐘累加計數結果采用結果計算模塊即可計算出測量結果并輸出。本方法實現了基于FPGA對低速串行數據比特速率自動測量，并在較短的時間內即可取得優于一般的時鐘頻率誤差的精度。可實現設備對未知比特速率接入低速串行數據的實時速率監控測量。

技術領域

本發明涉及通信領域，尤其是涉及一種實現低速串行數據比特速率自動測量的方法；具體涉及到低速數字串行通信信號的比特速率自動測量。

背景技術

當通信設備接入某種低速（10Mbps以下）數字串行信號（比如RS232串口、E1等）時，如果接入信號的比特速率是未知的，則需要設備對接入信號的比特速率進行自動測量。現有的技術通常都需要接收端與發送端協商確定某一類通信協議（比如確定是串口通信），然后才能協商其比特速率，對協議的依賴使得其泛用性和普適性不強，不能接入任意的未知協議的低速數字串行信號。

發明內容

本發明的目的就是要解決上述現實應用中存在的問題，提供一種實現低速串行數據比特速率自動測量的方法。

本發明采取的技術方案是：一種實現低速串行數據比特速率自動測量的方法，其特征在于，所述方法是將接入的低速串行輸入數據首先經過去抖模塊將輸入數據的毛刺或抖動濾除，然后經過比特寬度識別模塊對輸入串行數據的比特寬度進行動態自動測量識別，基于識別的比特寬度利用比特計數累加模塊對數據沿進行累加計數，同時利用時鐘周期計數累加模塊對不小于100MHz主時鐘進行累加計數，若比特寬度識別模塊動態識別出了新的比特寬度，則復位比特計數累加模塊和時鐘周期計數累加模塊，基于比特累加計數結果和時鐘累加計數結果采用結果計算模塊即可計算出測量結果并輸出。

所述方法具體步驟如下：

一、首先對低速串行輸入數據進行去抖處理，經過去抖模塊將低速串行輸入數據中的毛刺抖動濾除；去抖模塊首先用主時鐘對低速串行輸入數據進行多級級聯寄存器采樣，并判斷低速串行輸入數據變化的數據沿，若相鄰兩個數據沿變化小于兩個時鐘周期則判定為毛刺并將之濾除，即在該處保持數據高低不變并輸出給比特寬度識別模塊；若相鄰兩個數據沿變化不小于兩個時鐘周期則判定為正常數據不做處理透傳給比特寬度識別模塊。

二、比特寬度識別模塊對數據的比特寬度進行動態自動識別，首先動態識別最小的數據沿變化周期，若動態發現了新的最小數據沿變化周期則輸出復位信號給到比特計數累加模塊和時鐘周期計數累加模塊，并將當前識別的比特寬度輸出給比特計數累加模塊。

三、比特計數累加模塊對輸入數據沿進行分析，識別出相鄰兩個數據沿之間是幾個比特寬度即判斷為幾個比特數量，并將比特數量進行累加計數，若收到復位信號則證明前級比特寬度識別模塊動態識別到了新的比特寬度，因此需要將累加計數進行復位清零后重新開始累加，累加計數結果輸出給結果計算輸出模塊。

四、時鐘周期計數累加模塊對時鐘的周期進行計數，即每個時鐘上升沿都將累加計數加一，若收到復位信號則證明前級比特寬度識別模塊動態識別到了新的比特寬度，因此需要將累加計數進行復位清零后重新開始累加，累加計數結果輸出給結果計算輸出模塊。

五、結果計算輸出模塊將收到的比特累加計數結果和時鐘累加計數結果及給定不變的主時鐘頻率進行運算得到最終的測量結果，計算公式為：輸入數據比特速率測量結果=主時鐘頻率×比特累加計數結果÷時鐘累加計數結果；

其中：輸入數據比特速率測量結果單位bps；主時鐘頻率單位Hz。