[發(fā)明專利]一種實現(xiàn)低速串行數(shù)據(jù)比特速率自動測量的方法

在審

• 申請?zhí)枺?/td>: 202010972045.0
• 申請日: 2020-09-16
• 公開（公告）號: CN112118028A
• 公開（公告）日: 2020-12-22
• 發(fā)明（設(shè)計）人: 李斌;張曉峰
• 申請（專利權(quán)）人: 天津光電通信技術(shù)有限公司
• 主分類號: H04B3/46
• 分類號: H04B3/46
• 代理公司: 天津中環(huán)專利商標代理有限公司 12105
• 代理人: 王鳳英

1.一種實現(xiàn)低速串行數(shù)據(jù)比特速率自動測量的方法，其特征在于，所述方法是將接入的低速串行輸入數(shù)據(jù)首先經(jīng)過去抖模塊將輸入數(shù)據(jù)的毛刺或抖動濾除，然后經(jīng)過比特寬度識別模塊對輸入串行數(shù)據(jù)的比特寬度進行動態(tài)自動測量識別，基于識別的比特寬度利用比特計數(shù)累加模塊對數(shù)據(jù)沿進行累加計數(shù)，同時利用時鐘周期計數(shù)累加模塊對不小于100MHz主時鐘進行累加計數(shù)，若比特寬度識別模塊動態(tài)識別出了新的比特寬度，則復(fù)位比特計數(shù)累加模塊和時鐘周期計數(shù)累加模塊，基于比特累加計數(shù)結(jié)果和時鐘累加計數(shù)結(jié)果采用結(jié)果計算模塊即可計算出測量結(jié)果并輸出；

所述方法具體步驟如下：

一、首先對低速串行輸入數(shù)據(jù)進行去抖處理，經(jīng)過去抖模塊將低速串行輸入數(shù)據(jù)中的毛刺抖動濾除；去抖模塊首先用主時鐘對低速串行輸入數(shù)據(jù)進行多級級聯(lián)寄存器采樣，并判斷低速串行輸入數(shù)據(jù)變化的數(shù)據(jù)沿，若相鄰兩個數(shù)據(jù)沿變化小于兩個時鐘周期則判定為毛刺并將之濾除，即在該處保持數(shù)據(jù)高低不變并輸出給比特寬度識別模塊；若相鄰兩個數(shù)據(jù)沿變化不小于兩個時鐘周期則判定為正常數(shù)據(jù)不做處理透傳給比特寬度識別模塊；

二、比特寬度識別模塊對數(shù)據(jù)的比特寬度進行動態(tài)自動識別，首先動態(tài)識別最小的數(shù)據(jù)沿變化周期，若動態(tài)發(fā)現(xiàn)了新的最小數(shù)據(jù)沿變化周期則輸出復(fù)位信號給到比特計數(shù)累加模塊和時鐘周期計數(shù)累加模塊，并將當前識別的比特寬度輸出給比特計數(shù)累加模塊；

三、比特計數(shù)累加模塊對輸入數(shù)據(jù)沿進行分析，識別出相鄰兩個數(shù)據(jù)沿之間是幾個比特寬度即判斷為幾個比特數(shù)量，并將比特數(shù)量進行累加計數(shù)，若收到復(fù)位信號則證明前級比特寬度識別模塊動態(tài)識別到了新的比特寬度，因此需要將累加計數(shù)進行復(fù)位清零后重新開始累加，累加計數(shù)結(jié)果輸出給結(jié)果計算輸出模塊；

四、時鐘周期計數(shù)累加模塊對時鐘的周期進行計數(shù)，即每個時鐘上升沿都將累加計數(shù)加一，若收到復(fù)位信號則證明前級比特寬度識別模塊動態(tài)識別到了新的比特寬度，因此需要將累加計數(shù)進行復(fù)位清零后重新開始累加，累加計數(shù)結(jié)果輸出給結(jié)果計算輸出模塊；

五、結(jié)果計算輸出模塊將收到的比特累加計數(shù)結(jié)果和時鐘累加計數(shù)結(jié)果及給定不變的主時鐘頻率進行運算得到最終的測量結(jié)果，計算公式為：輸入數(shù)據(jù)比特速率測量結(jié)果=主時鐘頻率×比特累加計數(shù)結(jié)果÷時鐘累加計數(shù)結(jié)果；

其中：輸入數(shù)據(jù)比特速率測量結(jié)果單位bps；

主時鐘頻率單位Hz。