[發明專利]一種埋入基板芯片系統三維封裝方法及結構

在審

• 申請號: 202010968442.0
• 申請日: 2020-09-15
• 公開（公告）號: CN112071761A
• 公開（公告）日: 2020-12-11
• 發明（設計）人: 常健偉;周小磊;康文彬
• 申請（專利權）人: 立訊電子科技（昆山）有限公司
• 主分類號: H01L21/48
• 分類號: H01L21/48;H01L21/52;H01L21/56;H01L23/13;H01L23/498;H01L25/065;H01L25/18;B81B7/02
• 代理公司: 北京睿派知識產權代理事務所(普通合伙) 11597
• 代理人: 劉鋒

本發明實施例提供了一種埋入基板芯片系統三維封裝方法及結構，通過先在基底的第一面形成通孔結構，再在基底的第二面形成第一凹槽并將芯片固定在第一凹槽內，使通孔結構和第一凹槽分別在基底的兩個面加工，避免加工過程中相互影響。同時，先形成通孔結構可以避免形成通孔過程中的高溫導致固定在第一凹槽中的芯片脫落或者移動。因此，本發明實施例的封裝方法可以提高封裝結構的可靠性。

技術領域

本發明涉及半導體封裝領域，尤其涉及一種埋入基板芯片系統三維封裝方法及結構。

背景技術

電子封裝已經成為半導體行業發展的一個重要方向，在近二十多年的封裝技術發展過程中，高密度、小尺寸、低成本的封裝要求成為封裝的主流方向。

然而，現有的封裝結構還有待完善。

發明內容

有鑒于此,本發明提供一種埋入基板芯片系統三維封裝方法及結構，以優化封裝結構，提高封裝結構的可靠性。

第一方面，本發明實施例提供一種埋入基板芯片系統三維封裝方法，所述方法包括：

提供基底，所述基底包括相對設置的第一面和第二面；

在所述第一面形成多個通孔結構，所述通孔結構包括形成在孔底部和側壁的介質層和填充在所述介質層上的導電層；

在所述第一面上形成與所述通孔結構電連接的第一互連結構；

在所述第一面鍵合承載片，以保護所述第一面；

采用平坦化工藝減薄所述第二面，以露出所述導電層；

在所述第二面上形成第一凹槽；

在所述第一凹槽中放置至少一個芯片；

在所述第二面上形成鈍化層，以覆蓋所述芯片和所述第二面；

在所述鈍化層上形成分別與所述通孔結構和所述芯片電連接的第二互連結構；以及

去除所述承載片。

優選地，所述在所述第一凹槽中放置至少一個芯片包括：

將第一芯片和第二芯片粘貼在所述第一凹槽的底部；所述第一芯片和所述第二芯片之間間隔預定距離。

優選地，所述方法還包括：

在所述第二面上形成第二凹槽；以及

將第三芯片粘貼在第二凹槽的底部。

優選地，所述第二凹槽設置在所述第一凹槽的一側，部分通孔結構位于所述第一凹槽和所述第二凹槽之間。

優選地，所述第一芯片、第二芯片以及所述第三芯片分別為模擬集成電路芯片、數字集成電路芯片、數/?；旌霞呻娐沸酒蛭C電系統芯片中的至少一種。

優選地，在所述第一面形成多個通孔結構包括：

刻蝕所述第一面，以形成多個孔；

在所述多個孔中形成覆蓋所述孔底部和側壁的介質層；以及

在所述介質層上填充導電材料，以形成導電層。

優選地，所述導電材料為鈦、鉭、鉻、鎢、銅、鋁、鎳、金或者導電膠中的至少一種。

優選地，所述第一凹槽和所述第二凹槽分別采用刻蝕工藝形成。

優選地，所述基底的材料為硅、玻璃、印制電路板、陶瓷、金剛石以及金屬中的至少一種。

優選地，所述介質層的材料為二氧化硅、氮化硅、氮氧化硅或碳氧化硅中的至少一種。

優選地，所述在所述第一面鍵合承載片包括：