[發(fā)明專利]一種埋入基板芯片系統(tǒng)三維封裝方法及結(jié)構(gòu)

在審

• 申請?zhí)枺?/td>: 202010968442.0
• 申請日: 2020-09-15
• 公開（公告）號: CN112071761A
• 公開（公告）日: 2020-12-11
• 發(fā)明（設(shè)計）人: 常健偉;周小磊;康文彬
• 申請（專利權(quán)）人: 立訊電子科技（昆山）有限公司
• 主分類號: H01L21/48
• 分類號: H01L21/48;H01L21/52;H01L21/56;H01L23/13;H01L23/498;H01L25/065;H01L25/18;B81B7/02
• 代理公司: 北京睿派知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 11597
• 代理人: 劉鋒

1.一種埋入基板芯片系統(tǒng)三維封裝方法，其特征在于，所述方法包括：

提供基底(10)，所述基底(10)包括相對設(shè)置的第一面(11)和第二面(12)；

在所述第一面(11)形成多個通孔結(jié)構(gòu)(20)，所述通孔結(jié)構(gòu)(20)包括形成在孔底部和側(cè)壁的介質(zhì)層(21)和填充在所述介質(zhì)層(21)上的導(dǎo)電層(22)；

在所述第一面(11)上形成與所述通孔結(jié)構(gòu)(20)電連接的第一互連結(jié)構(gòu)(30)；

在所述第一面(11)鍵合承載片(40)，以保護所述第一面(11)；

采用平坦化工藝減薄所述第二面(12)，以露出所述導(dǎo)電層(22)；

在所述第二面(12)上形成第一凹槽(50)；

在所述第一凹槽(50)中放置至少一個芯片；

在所述第二面(12)上形成鈍化層(90)，以覆蓋所述芯片和所述第二面(12)；

在所述鈍化層(90)上形成分別與所述通孔結(jié)構(gòu)(20)和所述芯片電連接的第二互連結(jié)構(gòu)(100)；以及

去除所述承載片(40)。

2.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述在所述第一凹槽(50)中放置至少一個芯片包括：

將第一芯片(A)和第二芯片(B)粘貼在所述第一凹槽(50)的底部；所述第一芯片(A)和所述第二芯片(B)之間間隔預(yù)定距離。

3.根據(jù)權(quán)利要求2所述的方法，其特征在于，所述方法還包括：

在所述第二面(12)上形成第二凹槽(60)；以及

將第三芯片(C)粘貼在第二凹槽(60)的底部。

4.根據(jù)權(quán)利要求3所述的方法，其特征在于，所述第二凹槽(60)設(shè)置在所述第一凹槽(50)的一側(cè)，部分通孔結(jié)構(gòu)(20)位于所述第一凹槽(50)和所述第二凹槽(60)之間。

5.根據(jù)權(quán)利要求3所述的方法，其特征在于，所述第一芯片(A)、第二芯片(B)以及所述第三芯片(C)分別為模擬集成電路芯片、數(shù)字集成電路芯片、數(shù)/模混合集成電路芯片或微機電系統(tǒng)芯片中的至少一種。

6.根據(jù)權(quán)利要求3所述的方法，其特征在于，在所述第一面(11)形成多個通孔結(jié)構(gòu)(20)包括：

刻蝕所述第一面(11)，以形成多個孔；

在所述多個孔中形成覆蓋所述孔底部和側(cè)壁的介質(zhì)層(21)；以及

在所述介質(zhì)層(21)上填充導(dǎo)電材料，以形成導(dǎo)電層(22)。

7.根據(jù)權(quán)利要求6所述的方法，其特征在于，所述導(dǎo)電材料為鈦、鉭、鉻、鎢、銅、鋁、鎳、金或者導(dǎo)電膠中的至少一種。

8.根據(jù)權(quán)利要求3所述的方法，其特征在于，所述第一凹槽(50)和所述第二凹槽(60)分別采用刻蝕工藝形成。

9.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述基底(10)的材料為硅、玻璃、印制電路板、陶瓷、金剛石以及金屬中的至少一種。

10.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述介質(zhì)層(21)的材料為二氧化硅、氮化硅、氮氧化硅或碳氧化硅中的至少一種。

11.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述在所述第一面(11)鍵合承載片(40)包括：

將所述承載片(40)通過鍵合膠粘貼在所述第一面(11)上；

其中，所述承載片(40)為硅片、玻璃、金屬或印制電路板。