[發明專利]一種基于FPGA的示波器參數自動測量裝置及方法

有效

• 申請號: 202010964663.0
• 申請日: 2020-09-15
• 公開（公告）號: CN112067870B
• 公開（公告）日: 2023-04-28
• 發明（設計）人: 王生偉;董建濤;向前;劉洪慶;劉永;褚曉東
• 申請（專利權）人: 中電科思儀科技股份有限公司
• 主分類號: G01R13/02
• 分類號: G01R13/02
• 代理公司: 青島華慧澤專利代理事務所(普通合伙) 37247
• 代理人: 馬千會

本發明屬于測試技術領域，涉及一種應用于數字熒光示波器參數測量的裝置及方法。一種基于FPGA的示波器自動參數測量裝置，主要由數據讀取控制模塊、參數測量模塊以及數據同步模塊組成；所述數據讀取控制模塊配置為讀取DDR3內一次采樣的N×8bit并行數據，并將讀取的數據送入參數測量模塊；所述參數測量模塊配置為對輸入的N路8bit并行數據進行計算分析得到測量結果，包括電壓參數測量模塊和時間參數測量模塊；所述數據同步模塊配置為生成同步信號，實現N路數據讀取同步和測量結果顯示同步。本發明對多路采樣點數據并行比較，計算出當前屏幕顯示波形的每一個周期內的參數，使測量結果更全面；所有參數并行計算，顯著減少測量計算時間，提高儀器的實時性。

技術領域

本發明屬于測試技術領域，涉及一種應用于數字熒光示波器參數測量的裝置及方法。

背景技術

參數測量是示波器測量信號最常用的功能，可測量的參數類型多達幾十種，為科研、生產、試驗過程中的信號檢測和故障分析提供了強有力的技術保障。傳統示波器多采用專用DSP或者CPU進行參數測量，也可稱為軟件參數測量，其實現過程如圖1所示，ADC將模擬信號采樣量化到FPGA可以識別的數字信號，隨后在FPGA內對采樣數據做進一步處理，處理后的數據按照一定的組合存入內部存儲器中，CPU處理器按照一定的總線協議讀取內部存儲器的采樣數據，軟件抽取獲得的采樣數據進行計算分析，從而獲得各種參數測量結果。通過軟件參數測量這種方式來進行計算，一方面在傳輸數據需要耗費一定時間，另一方面在計算過程中，軟件對數據抽點降低了采樣率且只選擇一個周期來進行計算，使得測量結果不全面，而且每次計算都需要對同一緩存區的采樣數據進行計算求得參數，增加了計算時間，使得儀器實時性變差。

發明內容

本發明的目的是提供一種基于FPGA的示波器參數自動測量裝置及方法，整個測量過程基于FPGA并行機制以及內部高速FIFO緩存進行數據傳輸與計算，運算速度更快，顯著提高儀器的實時性。

為了實現上述目的，本發明采用的技術方案是：一種基于FPGA的示波器自動參數測量裝置，主要由數據讀取控制模塊、參數測量模塊以及數據同步模塊組成；其中，所述數據讀取控制模塊配置為讀取DDR3內一次采樣的N×8bit并行數據，并將讀取的數據送入參數測量模塊；所述參數測量模塊配置為對輸入的N路8bit并行數據進行計算分析得到測量結果，包括電壓參數測量模塊和時間參數測量模塊；所述數據同步模塊配置為生成同步信號，實現數據讀取同步和測量結果顯示同步。

進一步優選地，所述數據讀取控制模塊配置為根據當前的測量狀態，將讀取的N路8bit并行數據分為兩路，先送入電壓參數測量模塊，后送入時間參數測量模塊進行塊進行參數測量。

作為本發明的一種優選方式，所述的電壓參數測量模塊包括N個并行頻度疊加單元、直方圖生成單元和電壓參數測量控制單元；其中，N個頻度疊加單元對應N路8bit并行數據，用來實現每一路并行數據的頻度疊加，并保存頻度疊加信息；直方圖生成單元用來讀取并統計N個頻度疊加單元存儲的頻度信息，并將疊加后的頻度統計值以直方圖的形式存儲；電壓參數測量控制單元通過讀取直方圖生成單元存儲的頻度信息，生成電壓參數測量結果。

作為本發明的一種優選方式，所述的時間參數測量模塊包括六個數字比較器單元、時間參數測量單元和參數結果計算單元；每個數字比較器單元對應一個時間參數的中間變量，分別以上升沿高中低閾值和下降沿高中低閾值作為比較電平，對輸入的數據進行比較，得到上升沿、下降沿的位置信息；時間參數測量單元將得到的位置信息進一步處理得到當前周期的參數測量結果；所述參數結果計算單元計算當前周期的測量結果的平均值或均方根，獲得時間參數測量結果。

進一步優選地，所述的數字比較器單元包含兩個電壓參考值，用來作為高、低參考電平。