[發明專利]一種基于FPGA的示波器參數自動測量裝置及方法

有效

• 申請號: 202010964663.0
• 申請日: 2020-09-15
• 公開（公告）號: CN112067870B
• 公開（公告）日: 2023-04-28
• 發明（設計）人: 王生偉;董建濤;向前;劉洪慶;劉永;褚曉東
• 申請（專利權）人: 中電科思儀科技股份有限公司
• 主分類號: G01R13/02
• 分類號: G01R13/02
• 代理公司: 青島華慧澤專利代理事務所(普通合伙) 37247
• 代理人: 馬千會

1.一種基于FPGA的示波器自動參數測量裝置，主要由數據讀取控制模塊、參數測量模塊以及數據同步模塊組成；其特征在于：所述數據讀取控制模塊配置為讀取DDR3內一次采樣的N×8bit并行數據，并將讀取的數據送入參數測量模塊；所述參數測量模塊配置為對輸入的N路8bit并行數據進行計算分析得到測量結果，包括電壓參數測量模塊和時間參數測量模塊；所述數據同步模塊配置為生成同步信號，實現N路數據讀取同步和測量結果顯示同步；所述的電壓參數測量模塊包括N個并行頻度疊加單元、直方圖生成單元和電壓參數測量控制單元；其中，N個頻度疊加單元對應N路8bit并行數據，用來實現每一路并行數據的頻度疊加，并保存頻度疊加信息；直方圖生成單元用來讀取并統計N個頻度疊加單元存儲的頻度信息，并將疊加后的頻度統計值以直方圖的形式存儲；電壓參數測量控制單元通過讀取直方圖生成單元存儲的頻度信息，生成電壓參數測量結果。

2.根據權利要求1所述的基于FPGA的示波器自動參數測量裝置，其特征在于：所述數據讀取控制模塊配置為根據參數測量模塊當前的測量狀態，將讀取的N路8bit并行數據分為兩路，先送入電壓參數測量模塊、后送入時間參數測量模塊進行參數測量。

3.根據權利要求1所述的基于FPGA的示波器自動參數測量裝置，其特征在于：所述的時間參數測量模塊包括六個數字比較器單元、時間參數測量單元和參數結果計算單元；每個數字比較器單元對應一個時間參數的中間變量，分別以上升沿高中低閾值和下降沿高中低閾值作為比較電平，對輸入的數據進行比較，得到上升沿、下降沿的位置信息；時間參數測量單元將得到的位置信息處理得到當前周期的參數測量結果；所述參數結果計算單元計算當前周期的測量結果的平均值或均方根，獲得時間參數測量結果。

4.根據權利要求3所述的基于FPGA的示波器自動參數測量裝置，其特征在于：所述的數字比較器單元包含兩個電壓參考值，用來作為高、低參考電平。

5.根據權利要求1所述的基于FPGA的示波器自動參數測量裝置，其特征在于：所述的數據同步模塊生成數據讀取同步控制信號和測量結果有效同步信號；數據讀取同步控制信號用于控制數據讀取控制模塊讀取DDR3內一次采樣的N×8bit數據，該同步信號取決于一次采樣數據中所有參與測量當中計算耗時最長的參數測量；測量結果有效同步信號根據用戶設置的測量參數，同步顯示最終結果。

6.一種基于FPGA的示波器參數自動測量方法，采用如權利要求1所述的裝置，其特征在于，包括：

采集數據后，通過FPGA內存IP核儲存在DDR3中；

數據讀取控制模塊首先讀取用戶參數測量配置，確定需要計算的測量參數以及測量通道；同步讀取N路8bit并行數據，送入參數測量模塊進行參數計算；

同步顯示所有測量結果。

7.根據權利要求6所述的基于FPGA的示波器參數自動測量方法，其特征在于：所述的數據讀取控制模塊讀取N路8bit并行數據后，判斷參數測量模塊當前所處狀態，將數據分為兩路，首先將N路8bit數據送往電壓測量模塊；然后再送往時間參數測量模塊。