[發(fā)明專利]一種存儲(chǔ)器測(cè)試系統(tǒng)及其使用方法

在審

• 申請(qǐng)?zhí)枺?/td>: 202010957338.1
• 申請(qǐng)日: 2020-09-15
• 公開（公告）號(hào): CN114187957A
• 公開（公告）日: 2022-03-15
• 發(fā)明（設(shè)計(jì)）人: 曹佶;任旭東
• 申請(qǐng)（專利權(quán)）人: 浙江杭可儀器有限公司
• 主分類號(hào): G11C29/44
• 分類號(hào): G11C29/44;G11C29/56
• 代理公司: 暫無信息
• 代理人: 暫無信息

本發(fā)明公開了一種存儲(chǔ)器測(cè)試系統(tǒng)，包括主控單元、信號(hào)發(fā)生檢測(cè)單元、驅(qū)動(dòng)輸出檢測(cè)單元、老化測(cè)試單元和DPS電源單元，主控單元與信號(hào)發(fā)生檢測(cè)單元信號(hào)連接，信號(hào)發(fā)生檢測(cè)單元與驅(qū)動(dòng)輸出檢測(cè)單元信號(hào)連接，驅(qū)動(dòng)輸出檢測(cè)單元與老化測(cè)試單元信號(hào)連接，DPS電源單元分別與信號(hào)發(fā)生檢測(cè)單元和老化測(cè)試單元電性連接。其還公開了存儲(chǔ)器測(cè)試系統(tǒng)的使用方法，步驟A：通過主控單元、信號(hào)發(fā)生檢測(cè)單元和驅(qū)動(dòng)輸出檢測(cè)單元實(shí)現(xiàn)分批次測(cè)試待測(cè)存儲(chǔ)器；步驟B：通過調(diào)節(jié)主控單元、信號(hào)發(fā)生檢測(cè)單元和DPS電源單元而實(shí)現(xiàn)電壓步進(jìn)法來測(cè)試待測(cè)存儲(chǔ)器；步驟C：根據(jù)步驟A和步驟B進(jìn)行多次循環(huán)測(cè)試，記錄循環(huán)信息和故障信息。其能提高測(cè)試存儲(chǔ)器的效率。

技術(shù)領(lǐng)域

本發(fā)明涉及電子技術(shù)領(lǐng)域，尤其涉及一種存儲(chǔ)器測(cè)試系統(tǒng)及其使用方法。

背景技術(shù)

在電子領(lǐng)域，存儲(chǔ)器的使用越來越廣，存儲(chǔ)器的質(zhì)量品質(zhì)也越來越重要，測(cè)試儲(chǔ)存器的裝置、設(shè)備或系統(tǒng)也陸續(xù)的出現(xiàn)了。

但是，現(xiàn)有的存儲(chǔ)器的容量越來越大，比如手機(jī)上的內(nèi)存從以前的幾百兆到現(xiàn)在內(nèi)存已經(jīng)有上百G了，為了更好地測(cè)試存儲(chǔ)器，一般需要對(duì)存儲(chǔ)器的所有容量進(jìn)行測(cè)試，這樣測(cè)試存儲(chǔ)器的速率就會(huì)越來越慢，加上存儲(chǔ)器的市場(chǎng)需求量越來越大，現(xiàn)有的存儲(chǔ)器測(cè)試系統(tǒng)或裝置已經(jīng)無法滿足市場(chǎng)需求。

發(fā)明內(nèi)容

為了克服現(xiàn)有技術(shù)的不足，本發(fā)明的目的之一在于提供一種存儲(chǔ)器測(cè)試系統(tǒng)，其能提高測(cè)試存儲(chǔ)器的效率；

本發(fā)明的目的之二在于提供上述存儲(chǔ)器測(cè)試系統(tǒng)的使用方法。

本發(fā)明的目的之一采用以下技術(shù)方案實(shí)現(xiàn)：

一種存儲(chǔ)器測(cè)試系統(tǒng)，包括主控單元、具有片選功能的信號(hào)發(fā)生檢測(cè)單元、具有多路I/O口的驅(qū)動(dòng)輸出檢測(cè)單元、老化測(cè)試單元和DPS電源單元，所述主控單元與所述信號(hào)發(fā)生檢測(cè)單元信號(hào)連接，所述信號(hào)發(fā)生檢測(cè)單元與所述驅(qū)動(dòng)輸出檢測(cè)單元信號(hào)連接，所述驅(qū)動(dòng)輸出檢測(cè)單元與所述老化測(cè)試單元信號(hào)連接，所述DPS電源單元分別與所述信號(hào)發(fā)生檢測(cè)單元和所述老化測(cè)試單元電性連接。

優(yōu)選的，所述主控單元包括MCU芯片。

優(yōu)選的，所述信號(hào)發(fā)生檢測(cè)單元包括具有片選功能的FPGA芯片、EPROM芯片以及用于存儲(chǔ)數(shù)據(jù)和地址的DDR2芯片，所述FPGA芯片分別與所述EPROM芯片和所述DDR2芯片信號(hào)連接。

優(yōu)選的，所述FPGA芯片包括RAM模塊、MCU接口、驅(qū)動(dòng)控制器和存儲(chǔ)控制器，所述MCU接口分別與所述RAM模塊、所述驅(qū)動(dòng)控制器和存儲(chǔ)控制器信號(hào)連接，所述存儲(chǔ)控制器與所述驅(qū)動(dòng)控制器信號(hào)連接。

優(yōu)選的，所述老化測(cè)試單元包括多個(gè)用于插接老化板的夾具。

優(yōu)選的，所述存儲(chǔ)器測(cè)試系統(tǒng)還包括網(wǎng)絡(luò)通信單元，所述網(wǎng)絡(luò)通信單元與所述主控單元信號(hào)連接。

本發(fā)明的目的之二采用以下技術(shù)方案實(shí)現(xiàn)：

一種上述任一項(xiàng)所述的存儲(chǔ)器測(cè)試系統(tǒng)的使用方法，包括步驟：

步驟A：通過所述主控單元、所述信號(hào)發(fā)生檢測(cè)單元和所述驅(qū)動(dòng)輸出檢測(cè)單元實(shí)現(xiàn)分批次測(cè)試待測(cè)存儲(chǔ)器；

步驟B：通過調(diào)節(jié)所述主控單元、所述信號(hào)發(fā)生檢測(cè)單元和所述DPS電源單元而實(shí)現(xiàn)電壓步進(jìn)法來測(cè)試待測(cè)存儲(chǔ)器；

步驟C：根據(jù)所述步驟A和所述步驟B進(jìn)行多次循環(huán)測(cè)試，記錄循環(huán)信息和故障信息。

進(jìn)一步地，所述步驟C具體包括：

步驟C1、對(duì)待測(cè)存儲(chǔ)器進(jìn)行格式化，并檢查輸入指令0xFF，每次測(cè)試時(shí)使所述驅(qū)動(dòng)輸出檢測(cè)單元的部分I/O口進(jìn)入工作狀態(tài)；

步驟C2、把待測(cè)存儲(chǔ)器分批次輸入測(cè)試程序，并進(jìn)入測(cè)試狀態(tài)和記錄測(cè)試信息；

步驟C3、重復(fù)步驟C1和C2直到10萬次，其中每1萬次使用一次電壓步進(jìn)法進(jìn)行測(cè)試；

步驟C4、完后步驟C3后，進(jìn)行檢查復(fù)位。