[發(fā)明專利]一種存儲器測試系統(tǒng)及其使用方法

在審

• 申請?zhí)枺?/td>: 202010957338.1
• 申請日: 2020-09-15
• 公開（公告）號: CN114187957A
• 公開（公告）日: 2022-03-15
• 發(fā)明（設(shè)計(jì)）人: 曹佶;任旭東
• 申請（專利權(quán)）人: 浙江杭可儀器有限公司
• 主分類號: G11C29/44
• 分類號: G11C29/44;G11C29/56
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種存儲器測試系統(tǒng)，其特征在于，包括主控單元、具有片選功能的信號發(fā)生檢測單元、具有多路I/O口的驅(qū)動輸出檢測單元、老化測試單元和DPS電源單元，所述主控單元與所述信號發(fā)生檢測單元信號連接，所述信號發(fā)生檢測單元與所述驅(qū)動輸出檢測單元信號連接，所述驅(qū)動輸出檢測單元與所述老化測試單元信號連接，所述DPS電源單元分別與所述信號發(fā)生檢測單元和所述老化測試單元電性連接。

2.根據(jù)權(quán)利要求1所述的存儲器測試系統(tǒng)，其特征在于，所述主控單元包括MCU芯片。

3.根據(jù)權(quán)利要求2所述的存儲器測試系統(tǒng)，其特征在于，所述信號發(fā)生檢測單元包括具有片選功能的FPGA芯片、EPROM芯片以及用于存儲數(shù)據(jù)和地址的DDR2芯片，所述FPGA芯片分別與所述EPROM芯片和所述DDR2芯片信號連接。

4.根據(jù)權(quán)利要求3所述的存儲器測試系統(tǒng)，其特征在于，所述FPGA芯片包括RAM模塊、MCU接口、驅(qū)動控制器和存儲控制器，所述MCU接口分別與所述RAM模塊、所述驅(qū)動控制器和存儲控制器信號連接，所述存儲控制器與所述驅(qū)動控制器信號連接。

5.根據(jù)權(quán)利要求1所述的存儲器測試系統(tǒng)，其特征在于，所述老化測試單元包括多個用于插接老化板的夾具。

6.根據(jù)權(quán)利要求1所述的存儲器測試系統(tǒng)，其特征在于，所述存儲器測試系統(tǒng)還包括網(wǎng)絡(luò)通信單元，所述網(wǎng)絡(luò)通信單元與所述主控單元信號連接。

7.一種權(quán)利要求1-6中任一項(xiàng)所述的存儲器測試系統(tǒng)的使用方法，其特征在于，包括步驟：

步驟A：通過所述主控單元、所述信號發(fā)生檢測單元和所述驅(qū)動輸出檢測單元實(shí)現(xiàn)分批次測試待測存儲器；

步驟B：通過調(diào)節(jié)所述主控單元、所述信號發(fā)生檢測單元和所述DPS電源單元而實(shí)現(xiàn)電壓步進(jìn)法來測試待測存儲器；

步驟C：根據(jù)所述步驟A和所述步驟B進(jìn)行多次循環(huán)測試，記錄循環(huán)信息和故障信息。

8.根據(jù)權(quán)利要求7所述的存儲器測試系統(tǒng)的使用方法，其特征在于，所述步驟C具體包括：

步驟C1、對待測存儲器進(jìn)行格式化，并檢查輸入指令0xFF，每次測試時使所述驅(qū)動輸出檢測單元的部分I/O口進(jìn)入工作狀態(tài)；

步驟C2、把待測存儲器分批次輸入測試程序，并進(jìn)入測試狀態(tài)和記錄測試信息；

步驟C3、重復(fù)步驟C1和C2直到10萬次，其中每1萬次使用一次電壓步進(jìn)法進(jìn)行測試；

步驟C4、完后步驟C3后，進(jìn)行檢查復(fù)位。

9.根據(jù)權(quán)利要求8所述的存儲器測試系統(tǒng)的使用方法，其特征在于，所述電壓步進(jìn)法為：在-2V~+2V的測試電壓范圍內(nèi)，以每次增加20mv的電源進(jìn)行測試。

10.根據(jù)權(quán)利要求9所述的存儲器測試系統(tǒng)的使用方法，其特征在于，所述的使用方法還包括步驟D：通過所述故障信號來對被測存儲器進(jìn)行質(zhì)量品質(zhì)分析，所述質(zhì)量品質(zhì)分析包括對質(zhì)量品質(zhì)的優(yōu)良進(jìn)行分析和對故障信息進(jìn)行分析。