[發明專利]封裝結構和封裝結構制作方法

有效

• 申請號: 202010950281.2
• 申請日: 2020-09-11
• 公開（公告）號: CN111933590B
• 公開（公告）日: 2021-01-01
• 發明（設計）人: 何正鴻;鐘磊;李利
• 申請（專利權）人: 甬矽電子（寧波）股份有限公司
• 主分類號: H01L23/31
• 分類號: H01L23/31;H01L21/56;H01L25/07;H01L23/498
• 代理公司: 北京超凡宏宇專利代理事務所(特殊普通合伙) 11463
• 代理人: 張洋

本發明的實施例提供了一種封裝結構和封裝結構制作方法，涉及半導體封裝技術領域。該封裝結構包括基板、芯片和轉接組件，轉接組件至少包括第一轉接板和第二轉接板，第一轉接板包括相對設置的第一表面和第二表面，第一表面設有第一線路層，第二表面設有第二線路層，第二轉接板包括相對設置的第三表面和第四表面，第三表面設有第三線路層，第四表面設有第四線路層。第一轉接板設于基板上，并與基板電連接；第二轉接板設于第一轉接板遠離基板的一側，芯片設于第二轉接板上，并與第二轉接板電連接；第一轉接板和第二轉接板之間設有導電柱，以使第一線路層、第二線路層、第三線路層和第四線路層電連接，以提高芯片集成度。

技術領域

本發明涉及半導體封裝技術領域，具體而言，涉及一種封裝結構和封裝結構制作方法。

背景技術

現有COWOS（Chip-on-Wafer-on-Substrate）是臺積電推出的2.5D封裝技術，也稱為晶圓級封裝。COWOS主要針對高端市場，互連線的數量、密度和封裝尺寸都比較大，難以實現芯片的更高密度集成。

發明內容

本發明的目的包括，例如，提供了一種封裝結構和封裝結構制作方法，其能夠實現更多布線，提高芯片集成度，增加封裝結構的多功能化。

本發明的實施例可以這樣實現：

第一方面，本發明實施例提供一種封裝結構，包括基板、芯片和轉接組件；

所述轉接組件至少包括第一轉接板和第二轉接板，所述第一轉接板包括相對設置的第一表面和第二表面，所述第一表面設有第一線路層，所述第二表面設有第二線路層，所述第二轉接板包括相對設置的第三表面和第四表面，所述第三表面設有第三線路層，所述第四表面設有第四線路層；

所述第一轉接板設于所述基板上，并與所述基板電連接；所述第二轉接板設于所述第一轉接板遠離所述基板的一側，所述芯片設于所述第二轉接板上，并與所述第二轉接板電連接；所述第一轉接板和所述第二轉接板之間設有導電柱，以使所述第一線路層、所述第二線路層、所述第三線路層和所述第四線路層電連接。

在可選的實施方式中，所述第一轉接板和所述第二轉接板之間設有緩沖層。

在可選的實施方式中，所述導電柱包括第一導電件，所述第一導電件依次穿過所述第四線路層、所述第三線路層、所述緩沖層、所述第二線路層和所述第一線路層，且所述第一導電件分別與所述第一線路層、所述第二線路層、所述第三線路層和所述第四線路層電連接。

在可選的實施方式中，所述導電柱還包括第二導電件和/或第三導電件，所述第二導電件用于連接所述第一線路層和所述第二線路層，所述第三導電件用于連接所述第三線路層和所述第四線路層；

和/或，所述導電柱還包括第四導電件，所述第四導電件穿過所述緩沖層，用于連接所述第一線路層與所述第三線路層，或用于連接所述第一線路層與所述第四線路層，或用于連接所述第二線路層與所述第三線路層，或用于連接所述第二線路層與所述第四線路層。

在可選的實施方式中，所述轉接組件上設有切割道，所述切割道處設有切割保護層，所述切割保護層的寬度大于所述切割道的寬度。

在可選的實施方式中，所述轉接組件與所述基板之間設有膠層。

第二方面，本發明實施例提供一種封裝結構制作方法，包括：

提供第一轉接板，所述第一轉接板包括相對設置的第一表面和第二表面，所述第一表面設有第一線路層，所述第二表面設有第二線路層；

提供第二轉接板，所述第二轉接板包括相對設置的第三表面和第四表面，所述第三表面設有第三線路層，所述第四表面設有第四線路層；

將所述第二轉接板層疊于所述第一轉接板上；