[發明專利]半導體封裝結構和封裝方法

有效

• 申請號: 202010950254.5
• 申請日: 2020-09-11
• 公開（公告）號: CN111816628B
• 公開（公告）日: 2020-12-04
• 發明（設計）人: 何正鴻;鐘磊;李利
• 申請（專利權）人: 甬矽電子（寧波）股份有限公司
• 主分類號: H01L23/31
• 分類號: H01L23/31;H01L21/56;H01L23/498;H01L25/07
• 代理公司: 北京超凡宏宇專利代理事務所(特殊普通合伙) 11463
• 代理人: 張洋

本發明的實施例提供了一種半導體封裝結構和封裝方法，涉及半導體封裝技術領域。該半導體封裝結構包括基板、第一硅板、第二硅板和電子器件。第一硅板包括相對設置的第一表面和第二表面，第二硅板包括相對設置的第三表面和第四表面，第一表面與基板連接，第二硅板的第三表面連接于第二表面；第二硅板在第二表面上的投影面積小于第二表面的面積。第一硅板和第二硅板的雙面分別設有線路層，四個線路層通過導電柱連通，電子器件設于第二表面和/或第四表面，以增加電子器件的集成度和功能多樣化。

技術領域

本發明涉及半導體封裝技術領域，具體而言，涉及一種半導體封裝結構和封裝方法。

背景技術

隨著半導體行業的快速發展，硅通孔技術（Through Silicon Via，縮寫TSV）能實現芯片Die與Die間的垂直互連，通過在硅（Si）上打通孔進行芯片間的互連，有效縮短互連線長度，減少信號傳輸延遲和損失，降低功耗和封裝體積，實現多功能、高性能的芯片系統級封裝，現有COWOS(Chip-on-Wafer-on-Substrate)是臺積電推出的2.5D封裝技術，也稱為晶圓級封裝。

其中，COWOS主要針對高端市場，互連線的數量、密度和封裝尺寸都比較大，難以實現更高密度集成。

發明內容

本發明的目的包括，例如，提供了一種半導體封裝結構和封裝方法，其能夠實現更高密度集成，半導體產品結構更加緊湊，功能更加豐富。

本發明的實施例可以這樣實現：

第一方面，本發明實施例提供一種半導體封裝結構，包括基板、第一硅板、第二硅板和電子器件；

所述第一硅板包括相對設置的第一表面和第二表面，所述第二硅板包括相對設置的第三表面和第四表面，所述第一表面與所述基板連接，所述第二硅板的第三表面連接于所述第二表面；所述第二硅板在所述第二表面上的投影面積小于所述第二表面的面積；

所述第一表面設有第一線路層，所述第二表面設有第二線路層，所述第三表面設有第三線路層，所述第四表面設有第四線路層；所述第一硅板和所述第二硅板上設有導電柱，以使所述第一線路層、所述第二線路層、所述第三線路層和所述第四線路層連通；

所述電子器件設于所述第二表面和/或所述第四表面。

在可選的實施方式中，所述第一硅板和所述第二硅板之間設有第一緩沖體，所述第一緩沖體的一側與所述第二表面連接，另一側與所述第三表面連接。

在可選的實施方式中，所述第一硅板和所述基板之間設有第二緩沖體，所述第二緩沖體的材質與所述第一緩沖體的材質相同。

在可選的實施方式中，所述基板上開設有安裝凹槽，所述第一硅板設于所述安裝凹槽內，且所述第一硅板與所述安裝凹槽之間設有所述第二緩沖體。

在可選的實施方式中，所述基板內設有第五線路層，所述第二線路層與所述第五線路層通過導線連接，所述基板上設有保護膠，以保護所述導線。

在可選的實施方式中，所述第二緩沖體包括相互連接的本體和周壁，所述本體設于所述基板和所述第一表面之間，所述周壁包覆所述第一硅板的四周，且所述周壁的高度不低于所述第一硅板的高度。

第二方面，本發明實施例提供一種封裝方法，包括：

提供一基板；

提供第一硅板；所述第一硅板包括相對設置的第一表面和第二表面，所述第一表面設有第一線路層，所述第二表面設有第二線路層；

提供第二硅板；所述第二硅板包括相對設置的第三表面和第四表面，所述第三表面設有第三線路層，所述第四表面設有第四線路層；

在所述第一硅板和所述第二硅板上設置導電柱，以使所述第一線路層、所述第二線路層、所述第三線路層和所述第四線路層連通；