[發明專利]一種溝槽MOSFET的制作方法

在審

• 申請號: 202010948833.6
• 申請日: 2020-09-10
• 公開（公告）號: CN112053957A
• 公開（公告）日: 2020-12-08
• 發明（設計）人: 潘光燃;胡瞳騰
• 申請（專利權）人: 深圳市芯電元科技有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/28;H01L29/06;H01L29/08;H01L29/423
• 代理公司: 深圳市中融創智專利代理事務所(普通合伙) 44589
• 代理人: 葉垚平;李立

本發明公開了一種溝槽MOSFET的制作方法，所述制作方法如下：在襯底的上表面生長外延層；在外延層之中形成溝槽；采用高溫氧化的工藝方法在溝槽的表面生長柵氧化層，然后淀積多晶硅；去除掉溝槽之外的多晶硅，然后在外延層的表層之中注入硼原子，以及對預設區域的外延層的表層之中注入砷原子或(和)銻原子；高溫退火形成P型擴散區和N型擴散區，且N型擴散區位于P型擴散區的表層之中；本發明的有益效果是：本發明減少了高溫處理工藝，從而減小了高溫處理工藝過程中襯底中的摻雜物質向外延層中的擴散，因此可以得到比現有技術更高的擊穿電壓，或在實現同樣擊穿電壓的情況下可以得到更小的單位面積導通電阻。

技術領域

本發明屬于半導體器件制造技術領域，具體涉及一種溝槽MOSFET的制作方法。

背景技術

MOSFET芯片是一種分立器件，屬于半導體功率器件范疇，與集成電路同屬于半導體芯片領域，MOSFET的最關鍵指標參數包括擊穿電壓(特指漏源擊穿電壓)、導通電阻和閾值電壓(口語中也稱之為開啟電壓)，通常情況下，擊穿電壓越大越好，導通電阻越小越好。為實現其標稱的擊穿電壓，MOSFET芯片內部結構中都采用特定電阻率、特定厚度的外延層來承壓，通常所需實現的擊穿電壓越高，外延層的電阻率或(和)厚度也就越大，芯片的單位面積的導通電阻隨之也越大，所以說，單位面積的導通電阻與擊穿電壓是一對互為矛盾的參數；最大程度的減小MOSFET芯片的導通電阻，是芯片研發工程師最重要的工作之一，為減小MOSFET芯片的導通電阻，最直接的方法是增大芯片的面積，但這種方法也最直接的增加了芯片的成本，所以說，最大程度的改善單位面積的導通電阻，才是芯片研發工程師的職責所在。

按照其標稱的擊穿電壓，可將MOSFET芯片分類為低壓MOSFET、中壓MOSFET和高壓MOSFET，其中高壓MOSFET的擊穿電壓大于200伏，中、低壓MOSFET小于或等于200伏，低壓MOSFET小于60伏；相比高壓MOSFET，中、低壓MOSFET的單位面積的導通電阻比較小，可以實現比高壓MOSFET更大的工作電流。

按照其物理結構，可將MOSFET芯片分類為平面MOSFET和溝槽MOSFET兩個大類，這兩種MOSFET的電流路徑都是縱向的，即工作電流從芯片的正面流至背面或由芯片的背面流至正面，但二者的導電溝道不同，前者的導電溝道橫向的位于芯片表層，后者的導電溝道縱向的位于芯片表層、沿豎直的溝槽分布，因此在同等芯片面積的情況下，后者的導電溝道的密度更大，電流密度也就更大，單位面積的導通電阻也就更小，所以，中、低壓MOSFET芯片大都采用溝槽MOSFET結構，從而實現超小的導通電阻和超大的工作電流，通常的，中、低壓溝槽MOSFET芯片的導通電阻為0.5-50毫歐，工作電流為1-300安培。

本發明只研究溝槽MOSFET，不適用于平面MOSFET；按照其導電類型，可將MOSFET芯片分類為N型MOSFET和P型MOSFET，N型MOSFET的導電溝道為N型，多數載流子(多子)是電子，P型MOSFET的導電溝道為P型，多數載流子(多子)是空穴，電子的遷移率約等于空穴的遷移率的2.8倍，即電子的移動速度比空穴快，所以N型MOSFET比P型MOSFET的電流密度更大，單位面積的導通電阻更小，在實踐應用中，N型MOSFET的使用率更高；本發明的正文及本發明實施例的陳述，都是以N型MOSFET為實例。

現有技術中，制作溝槽MOSFET的工藝流程為，在襯底的上表面生長外延層，然后在外延層之中形成溝槽，然后采用高溫氧化的工藝方法在溝槽表面生長柵氧化層，然后淀積多晶硅并去除溝槽之外的多晶硅(保留溝槽內的多晶硅即作為MOSFET的柵)，然后采用離子注入、高溫退火的工藝方法形成體區，然后采用離子注入、高溫退火的工藝方法形成源。