[發明專利]寫輔助電路、器件及其方法

在審

• 申請號: 202010941257.2
• 申請日: 2020-09-09
• 公開（公告）號: CN113129962A
• 公開（公告）日: 2021-07-16
• 發明（設計）人: 蔡睿哲;黃家恩;陳家政;王奕
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: G11C11/419
• 分類號: G11C11/419;G11C11/412
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

公開了一種在位線的近端和遠端建立平衡負電壓的電路和方法，位線具有連接到位線的多個存儲器單元。MOS電容器和金屬電容器并聯連接。MOS電容器通過第一開關晶體管連接到位線的近端。金屬電容器通過第一開關晶體管連接到位線的近端，并且通過第二開關晶體管連接到位線的遠端。下降的負升壓電壓被施加到MOS電容器和金屬電容器。當開關晶體管在寫入操作期間導通時，MOS電容器和金屬電容器都耦合到近端和遠端處的電壓，并驅動該電壓近似等于升壓電壓，從而提供到位線的平衡電壓。本發明的實施例還涉及寫輔助電路、器件及其方法。

技術領域

本發明的實施例涉及寫輔助電路、器件及其方法。

背景技術

集成電路存儲器的一種常見類型是靜態隨機存取存儲器(SRAM)器件。典型的SRAM存儲器器件包括存儲器單元陣列，每個存儲器單元具有連接在較高參考電位和較低參考電位之間的六個晶體管。每個存儲器單元具有兩個存儲節點，信息可以存儲在存儲節點處。第一節點存儲期望的信息，而互補信息存儲在第二存儲節點處。SRAM單元具有不需要刷新即可保存數據的優勢。

SRAM位單元可以工作的最低VDD電壓(正電源電壓)稱為Vccmin。在Vccmin附近具有低單元VDD減少了泄漏電流，并且也減少了讀取翻轉的發生率。但是，具有高單元VDD改進了成功寫入操作的可能性。因此，Vccmin由寫入操作限制。

發明內容

根據本發明的一方面，提供了一種寫輔助電路，包括：位線，具有近端和遠端；第一開關晶體管和第二開關晶體管，分別連接到近端和遠端，并且其中，第一開關晶體管和第二開關晶體管響應于寫使能信號；以及第一電容器和第二電容器，第一電容器和第二電容器并聯連接，其中，第一電容器連接到第一開關晶體管和第二開關晶體管中的至少一個，并且第二電容器連接到第一開關晶體管和第二開關晶體管，其中，在寫使能信號導通第一開關晶體管和第二開關晶體管期間，第一電容器和第二電容器在近端和遠端以時間時段保持平衡負電壓。

根據本發明的另一方面，提供了一種寫輔助器件，包括：第一晶體管開關和第二晶體管開關，第一晶體管開關連接到位線的近端并且第二晶體管開關連接到位線的遠端，第一晶體管開關和第二晶體管開關響應于通過信號；MOS電容器和金屬電容器，MOS電容器和金屬電容器并聯，MOS電容器直接連接到第一晶體管開關和第二晶體管開關中的至少一個，并且金屬電容器直接連接到第一晶體管開關和第二晶體管開關；以及控制電路，控制電路在寫入操作期間提供突跳信號，突跳信號從地電平下降到負電平，其中，將突跳信號施加到MOS電容器和金屬電容器在通過信號施加到第一開關晶體管和第二開關晶體管期間在突跳信號的電壓與近端和遠端處的電壓之間建立平衡的耦合。

根據本發明的又一方面，提供了一種在位線的近端和遠端建立平衡負電壓的方法，包括：并聯連接MOS電容器和金屬電容器，其中，MOS電容器的第二極板通過第一開關晶體管連接到位線的近端，并且金屬電容器的第二極板通過第一開關晶體管連接到位線的近端且通過第二開關晶體管連接到位線的遠端；將下降的負突跳電壓施加到MOS電容器和金屬電容器的第一極板；以及導通第一開關晶體管和第二開關晶體管，其中，MOS電容器和金屬電容器耦合到近端和遠端處的電壓，并且向位線提供在時間時段內等于突跳電壓的平衡電壓。

附圖說明

當結合附圖進行閱讀時，從以下詳細描述可最佳理解本發明的各個方面。應該強調，根據工業中的標準實踐，各個部件未按比例繪制并且僅用于說明的目的。實際上，為了清楚的討論，各個部件的尺寸可以任意地增大或減小。

圖1是示出根據一些實施例的示例平衡負位線電壓電路的方面的示意圖。

圖2A是示出一些實施例的在示例SRAM電路的不同操作電壓下在遠端寫輔助電路中使用MOS電容器的建模結果的曲線圖。

圖2B是示出一些實施例的在示例SRAM電路的不同操作電壓電平下在遠端寫輔助電路中使用金屬電容器的建模結果的曲線圖。