[發明專利]集成芯片結構和其形成方法以及形成多維集成芯片的方法

在審

• 申請號: 202010940991.7
• 申請日: 2020-09-09
• 公開（公告）號: CN112750758A
• 公開（公告）日: 2021-05-04
• 發明（設計）人: 李昇展;周正賢;陳昇照;蔡正原;吳國銘
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L23/48;H01L23/528;H01L21/60
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

1.一種形成集成芯片結構的方法，包括：

在設置在第一半導體襯底的上表面上方的第一互連結構內形成多個互連層；

執行邊緣修整工藝以沿著第一半導體襯底的周邊去除所述第一互連結構和所述第一半導體襯底的部分，其中，所述邊緣修整工藝導致所述第一半導體襯底具有通過直接設置在所述第一半導體襯底上方的內側壁耦接到所述上表面的凹進表面；以及

在執行所述邊緣修整工藝之后，在所述第一互連結構的側壁上形成介電保護層。

2.根據權利要求1所述的方法，還包括：

將所述第一半導體襯底接合到第二半導體襯底；以及

在將所述第一半導體襯底接合到所述第二半導體襯底之后，減小所述第一半導體襯底的厚度。

3.根據權利要求2所述的方法，其中，在減小所述第一半導體襯底的厚度之前，將所述介電保護層形成在所述第一互連結構的所述側壁上。

4.根據權利要求2所述的方法，其中，在減小所述第一半導體襯底的厚度之后，將所述介電保護層形成在所述第一互連結構的所述側壁上。

5.根據權利要求2所述的方法，還包括：

在將所述第一半導體襯底接合到所述第二半導體襯底之前，在所述第二半導體襯底上執行第二邊緣修整工藝。

6.根據權利要求2所述的方法，還包括：

在所述介電保護層形成在所述第一互連結構的側壁上之后，將第三半導體襯底接合到所述第二半導體襯底；

在所述第三半導體襯底上執行第二邊緣修整工藝；以及

在所述介電保護層上和所述第三半導體襯底的側壁上形成第二介電保護層。

7.根據權利要求2所述的方法，其中，所述介電保護層直接位于所述第一半導體襯底和所述第二半導體襯底之間。

8.根據權利要求1所述的方法，其中，所述介電保護層包括氮化硅、氧氮化硅、碳化硅、二氧化硅、二氧化鉿、五氧化鉭、氧化鋁或過氧化鋅。

9.一種形成多維集成芯片的方法，包括：

在第一襯底的上表面上方的介電結構內形成多個互連層；

將所述第一襯底接合到第二襯底，其中，在接合之后所述介電結構位于所述第一襯底與所述第二襯底之間；

執行邊緣修整工藝，以沿著所述第一襯底的周邊去除所述介電結構和所述第一襯底的部分；以及

在執行所述邊緣修整工藝之后，沿著所述介電結構和所述第一襯底的側壁形成介電保護層。

10.一種集成芯片結構，包括：

第一襯底，具有在中心區域內的上表面和在圍繞所述中心區域的凹進區域內的凹進表面，其中，所述凹進表面從所述中心區域橫向延伸到所述第一襯底的最外表面，并且垂直地位于第一襯底的相對于所述上表面的下表面之間；

第一多個互連層，設置在所述上表面上的第一介電結構內；以及

介電保護層，位于所述凹進表面上方并且沿著所述第一介電結構的側壁和沿著所述第一襯底的側壁。