[發明專利]配置用于柵極電介質監控的半導體器件

在審

• 申請號: 202010940339.5
• 申請日: 2020-09-09
• 公開（公告）號: CN112563263A
• 公開（公告）日: 2021-03-26
• 發明（設計）人: E·J·考尼;J·P·瑪史凱爾;C·P·海弗南;M·弗德;S·吉爾里
• 申請（專利權）人: 亞德諾半導體國際無限責任公司
• 主分類號: H01L27/06
• 分類號: H01L27/06;H01L23/544;G01R31/26
• 代理公司: 中國貿促會專利商標事務所有限公司 11038
• 代理人: 張丹

1.一種配置具有柵極介電監視能力的半導體器件，該半導體器件包括：

金屬氧化物半導體(MOS)晶體管，包括在半導體襯底中形成的源極、漏極、柵極和背柵區；和

雙極結型晶體管(BJT)，包括在所述半導體基板中形成的集電極，基極和發射極，其中所述MOS晶體管的背柵區用作BJT的基極，并且獨立地可訪問以激活BJT，

其中所述MOS晶體管和BJT被配置為通過獨立于MOS晶體管的源極偏置所述背柵區而被同時激活，使得BJT的基極將第一電荷類型的載流子注入到MOS晶體管的背柵區中，所述第一電荷類型與通道電流載流子的電荷類型相反。

2.權利要求1所述的半導體器件，其中所述MOS晶體管是橫向雙擴散MOS(LDMOS)晶體管，包括在LDMOS晶體管的漏極和溝道之間橫向形成在所述半導體基板中并由場氧化物覆蓋的擴展漏極漂移漏極區，其中相比于所述漏極，所述擴展漏極漂移區使用相同的摻雜劑類型以更低濃度摻雜，并且其中柵極電介質部分延伸到所述擴展漏極漂移區中。

3.權利要求2所述的半導體器件，其中所述場氧化物是局部氧化的硅(LOCOS)，并且其中所述場氧化物鄰接所述擴展漏極漂移區上的柵極電介質。

4.權利要求2所述的半導體器件，其中所述LDMOS晶體管是n-溝道LDMOS(nLDMOS)晶體管，并且BJT是NPN BJT，使得當同時激活所述MOS晶體管和BJT時，注入到所述背柵區中的第一電荷類型的載流子是空穴。

5.權利要求4所述的半導體器件，還包括：

第一觸點，電連接到所述源極并被配置為向所述源極施加源極電壓(V_s)；和

第二觸點，電連接到所述背柵區并被配置為向所述背柵區施加背柵電壓(V_bg)，

其中所述半導體器件被配置為在其中BJT被激活的加速應力模式和其中BJT未被激活的產品模式之間可互換地操作。

6.權利要求5所述的半導體器件，其中所述半導體器件被配置為使得通過向所述第二觸點施加正背柵電壓來激活BJT，并且其中當同時激活nLDMOS晶體管和NPN BJT時，在同時激活nLDMOS晶體管和NPN BJT之前，所述背柵區中的空穴濃度相對于所述背柵區至少增加兩個數量級。

7.權利要求6所述的半導體器件，其中所述半導體器件被配置為使得在所述背柵區中產生的空穴被注入到nLDMOS晶體管的柵極電介質的一部分中，該部分垂直于所述背柵區上方并橫向位于所述場氧化物和nLDMOS晶體管的溝道之間。

8.權利要求7所述的半導體器件，其中所述背柵區被配置為通過形成在其上的專用觸點偏置。

9.權利要求7所述的半導體器件，其中所述背柵區被配置為是電動浮動的。

10.一種半導體器件，包括在半導體基板中形成的雙擴散金屬氧化物半導體(DMOS)晶體管和雙極結型晶體管(BJT)，其中用作DMOS晶體管的背柵區和BJT的基極的第一類型阱被配置為通過單獨的阱觸點獨立地偏置，其中DMOS晶體管和BJT被配置為通過獨立于DMOS晶體管的源極偏置背柵區而被同時激活。

11.權利要求10所述的半導體器件，其中所述DMOS晶體管是n型橫向DMOS(nLDMOS)晶體管，包括在nLDMOS的漏極和溝道之間橫向形成在所述半導體基板中并由場氧化物覆蓋的擴展漏極漂移漏極區，其中所述柵極電介質部分延伸到所述擴展漏極漂移區中。

12.權利要求11所述的半導體器件，其中所述場氧化物是局部氧化的硅(LOCOS)，并且其中所述場氧化物鄰接所述擴展漏極漂移區上的柵極電介質。