[發(fā)明專利]配置用于柵極電介質(zhì)監(jiān)控的半導體器件

在審

• 申請?zhí)枺?/td>: 202010940339.5
• 申請日: 2020-09-09
• 公開（公告）號: CN112563263A
• 公開（公告）日: 2021-03-26
• 發(fā)明（設計）人: E·J·考尼;J·P·瑪史凱爾;C·P·海弗南;M·弗德;S·吉爾里
• 申請（專利權(quán)）人: 亞德諾半導體國際無限責任公司
• 主分類號: H01L27/06
• 分類號: H01L27/06;H01L23/544;G01R31/26
• 代理公司: 中國貿(mào)促會專利商標事務所有限公司 11038
• 代理人: 張丹

本公開涉及配置用于柵極電介質(zhì)監(jiān)控的半導體器件。公開的技術(shù)通常涉及半導體器件，且更具體地涉及這樣的半導體器件，包括：MOS晶體管，且被配置為用于加速和監(jiān)視MOS晶體管的柵極電介質(zhì)的退化。在一方面，一種配置具有柵極介電監(jiān)視能力的半導體器件包括：MOS晶體管，包括在半導體襯底中形成的源極、漏極、柵極和背柵區(qū)。半導體器件另外包括：BJT，包括在半導體基板中形成的集電極，基極和發(fā)射極，其中MOS晶體管的背柵區(qū)用作BJT的基極，并且獨立地可訪問以激活BJT。MOS晶體管和BJT被配置為通過獨立于MOS晶體管的源極偏置背柵區(qū)而被同時激活，使得BJT的基極將第一電荷類型的載流子注入到MOS晶體管的背柵區(qū)中，其中第一電荷類型與通道電流載流子的電荷類型相反。

技術(shù)領(lǐng)域

所公開的技術(shù)總體上涉及半導體器件，并且更具體地涉及包括被配置用于加速和監(jiān)視MOS晶體管的柵極電介質(zhì)的退化的金屬氧化物半導體(MOS)晶體管的半導體器件。

背景技術(shù)

為了提高金屬氧化物半導體(MOS)場效應晶體管(例如DMOS晶體管)中的柵極電介質(zhì)的可靠性，可以執(zhí)行某些可靠性測試。例如，可以將具有柵極電介質(zhì)的晶體管放置在例如溫度、循環(huán)和/或偏置條件下，在該條件下可以加速柵極電介質(zhì)的退化。從這種可靠性測試中獲得的信息可以用于對故障特征進行故障診斷，使得可以提高晶體管的可靠性。例如，通過加速柵極電介質(zhì)故障并統(tǒng)計分析故障行為，可以確定此類故障的原因。但是，由于許多現(xiàn)有的可靠性測試可在加速應力條件下執(zhí)行，而加速應力條件可與實際使用條件大不相同，因此這些可靠性測試可能不一定提供可用于對實際使用中出現(xiàn)的故障進行故障排除的準確信息。因此，需要在使晶體管經(jīng)歷裝置的實際使用期間的條件下和/或在晶體管放置在接近實際使用條件的條件下，用于加速諸如DMOS晶體管的晶體管的柵極電介質(zhì)的退化的裝置和方法。

發(fā)明內(nèi)容

在第一方面，一種配置具有柵極介電監(jiān)視能力的半導體器件包括金屬氧化物半導體(MOS)晶體管，包括在半導體襯底中形成的源極、漏極、柵極和背柵區(qū)。半導體器件還包括雙極結(jié)型晶體管(BJT)，包括在所述半導體基板中形成的集電極，基極和發(fā)射極，其中所述MOS晶體管的背柵區(qū)用作BJT的基極，并且獨立地可訪問以激活BJT。所述MOS晶體管和BJT被配置為通過獨立于MOS晶體管的源極偏置所述背柵區(qū)而被同時激活，使得BJT的基極將第一電荷類型的載流子注入到MOS晶體管的背柵區(qū)中，所述第一電荷類型與通道電流載流子的電荷類型相反。

在第二方面，半導體器件包括：在半導體基板中形成的雙擴散金屬氧化物半導體(DMOS)晶體管和雙極結(jié)型晶體管(BJT)，其中用作DMOS晶體管的背柵區(qū)和BJT的基極的第一類型阱被配置為通過單獨的阱觸點獨立地偏置，其中DMOS晶體管和BJT被配置為通過獨立于DMOS晶體管的源極偏置背柵區(qū)而被同時激活。

在第三方面，一種監(jiān)視金屬氧化物半導體(MOS)晶體管的柵極電介質(zhì)的方法包括提供包括金屬氧化物半導體(MOS)晶體管和雙極結(jié)型晶體管(BJT)的半導體器件，其中用作BJT的基極的MOS晶體管的背柵區(qū)獨立地可訪問以激活BJT。該方法還包括通過獨立于MOS晶體管的源極偏置所述背柵區(qū)而同時激活所述MOS晶體管和BJT，使得BJT的基極將第一電荷類型的載流子注入到MOS晶體管的背柵區(qū)中，所述第一電荷類型與通道電流載流子的電荷類型相反。

附圖說明

現(xiàn)在將參照幾個實施例的附圖描述本發(fā)明的這些和其他特征，方面和優(yōu)點，這些實施例旨在說明而不是限制本發(fā)明。

圖1A是是根據(jù)實施方案的配置具有柵極介電監(jiān)視能力的半導體器件的剖視圖。

圖1B示出了圖1A所示的半導體器件的高場區(qū)域的特寫視圖，該高場區(qū)域包括柵極電介質(zhì)的經(jīng)受空穴注入的一部分。

圖1C示出了示意性能帶圖，其描繪了向圖1B所示的高場區(qū)域中的柵極電介質(zhì)中的空穴注入。

圖1D示出了在圖1B所示的高場區(qū)域中電場的空間分布的模擬。