[發明專利]三維半導體存儲器件

在審

• 申請號: 202010939717.8
• 申請日: 2020-09-09
• 公開（公告）號: CN112563283A
• 公開（公告）日: 2021-03-26
• 發明（設計）人: 李承桓;李洙衡;林周永;張大鉉;丁相勛
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L27/11563
• 分類號: H01L27/11563;H01L27/11568;H01L27/11578;H01L27/11582
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 屈玉華

1.一種三維半導體存儲器件，包括：

交替地堆疊在基板上的多個柵極間電介質層和多個電極層；

穿透所述柵極間電介質層和所述電極層的垂直半導體圖案，所述垂直半導體圖案延伸到所述基板中；

分別在所述垂直半導體圖案與所述電極層之間的多個阻擋電介質圖案，所述多個阻擋電介質圖案彼此間隔開；

在所述多個阻擋電介質圖案與所述垂直半導體圖案之間的隧道電介質層，所述隧道電介質層與所述柵極間電介質層接觸；以及

分別在所述多個阻擋電介質圖案與所述隧道電介質層之間的多個第一電荷存儲圖案，所述第一電荷存儲圖案彼此間隔開，

其中所述第一電荷存儲圖案中的一個與所述多個阻擋電介質圖案中的一個的頂表面和底表面接觸。

2.根據權利要求1所述的三維半導體存儲器件，其中所述第一電荷存儲圖案中的每個具有C形剖面。

3.根據權利要求1所述的三維半導體存儲器件，其中所述第一電荷存儲圖案中的所述一個與鄰近于所述多個阻擋電介質圖案中的所述一個的所述柵極間電介質層的側壁接觸。

4.根據權利要求1所述的三維半導體存儲器件，其中所述第一電荷存儲圖案中的所述一個的垂直長度大于所述多個阻擋電介質圖案中的所述一個的垂直長度。

5.根據權利要求1所述的三維半導體存儲器件，還包括：

在所述基板與所述柵極間電介質層中的最下面的柵極間電介質層之間的源極圖案；以及

與所述源極圖案的側壁部分地接觸的虛設電荷存儲圖案。

6.根據權利要求1所述的三維半導體存儲器件，還包括剩余隧道電介質層，其在所述垂直半導體圖案與所述基板之間并且同時與所述垂直半導體圖案和所述基板接觸，所述剩余隧道電介質層與所述隧道電介質層間隔開。

7.根據權利要求1所述的三維半導體存儲器件，其中與所述柵極間電介質層的側壁相比，所述多個阻擋電介質圖案和所述第一電荷存儲圖案朝向所述垂直半導體圖案突出。

8.根據權利要求1所述的三維半導體存儲器件，還包括在所述隧道電介質層與所述第一電荷存儲圖案中的所述一個之間的第二電荷存儲圖案，所述第二電荷存儲圖案與所述第一電荷存儲圖案中的所述一個的頂表面和底表面接觸，

其中所述第二電荷存儲圖案包括與所述第一電荷存儲圖案的材料不同的材料。

9.根據權利要求8所述的三維半導體存儲器件，還包括在所述第二電荷存儲圖案與所述隧道電介質層之間的第三電荷存儲圖案，所述第三電荷存儲圖案與所述第二電荷存儲圖案的頂表面和底表面接觸，

其中所述第三電荷存儲圖案包括與所述第一電荷存儲圖案的材料相同的材料。

10.根據權利要求1所述的三維半導體存儲器件，還包括分別在所述電極層與所述多個阻擋電介質圖案之間的多個高k電介質層，

其中所述柵極間電介質層的側壁比所述高k電介質層的側壁突出更多。

11.根據權利要求1所述的三維半導體存儲器件，還包括在所述基板下面的外圍邏輯結構，所述外圍邏輯結構電連接到所述電極層中的至少一個或電連接到所述垂直半導體圖案。