[發(fā)明專(zhuān)利]三維半導(dǎo)體存儲(chǔ)器件

在審

• 申請(qǐng)?zhí)枺?/td>: 202010939717.8
• 申請(qǐng)日: 2020-09-09
• 公開(kāi)（公告）號(hào): CN112563283A
• 公開(kāi)（公告）日: 2021-03-26
• 發(fā)明（設(shè)計(jì)）人: 李承桓;李洙衡;林周永;張大鉉;丁相勛
• 申請(qǐng)（專(zhuān)利權(quán)）人: 三星電子株式會(huì)社
• 主分類(lèi)號(hào): H01L27/11563
• 分類(lèi)號(hào): H01L27/11563;H01L27/11568;H01L27/11578;H01L27/11582
• 代理公司: 北京市柳沈律師事務(wù)所 11105
• 代理人: 屈玉華

公開(kāi)了一種三維半導(dǎo)體存儲(chǔ)器件，其包括：交替地堆疊在基板上的柵極間電介質(zhì)層和電極層；穿透柵極間電介質(zhì)層和電極層并且延伸到基板中的垂直半導(dǎo)體圖案；在垂直半導(dǎo)體圖案與電極層之間的阻擋電介質(zhì)圖案；隧道電介質(zhì)層，在阻擋電介質(zhì)圖案與垂直半導(dǎo)體圖案之間并且與柵極間電介質(zhì)層接觸；以及在阻擋電介質(zhì)圖案與隧道電介質(zhì)層之間的第一電荷存儲(chǔ)圖案。第一電荷存儲(chǔ)圖案中的一個(gè)與阻擋電介質(zhì)圖案中的一個(gè)的頂表面和底表面接觸。

技術(shù)領(lǐng)域

本發(fā)明構(gòu)思涉及三維半導(dǎo)體存儲(chǔ)器件。

背景技術(shù)

半導(dǎo)體器件已經(jīng)被高度集成，以滿(mǎn)足客戶(hù)可能需要的更高性能和/或更低制造成本。由于半導(dǎo)體器件的集成是確定產(chǎn)品價(jià)格的因素，因此越來(lái)越需要更高的集成度。典型的二維或平面半導(dǎo)體器件的集成度主要由單位存儲(chǔ)單元所占據(jù)的面積決定，因此它受形成精細(xì)圖案的技術(shù)水平的影響。然而，增加圖案精細(xì)度所需的昂貴的處理設(shè)備可能對(duì)增加二維或平面半導(dǎo)體器件的集成度設(shè)定實(shí)際限制。因此，已經(jīng)提出了具有三維布置的存儲(chǔ)單元的三維半導(dǎo)體存儲(chǔ)器件。

發(fā)明內(nèi)容

本發(fā)明構(gòu)思的一些示例實(shí)施方式提供了具有增加的可靠性的三維半導(dǎo)體存儲(chǔ)器件。

本發(fā)明構(gòu)思的目的不限于以上提及的目的，并且根據(jù)以下描述，本領(lǐng)域技術(shù)人員將清楚地理解以上未提及的其他目的。

根據(jù)本發(fā)明構(gòu)思的一些示例實(shí)施方式，一種三維半導(dǎo)體存儲(chǔ)器件可以包括：交替地堆疊在基板上的多個(gè)柵極間電介質(zhì)層和多個(gè)電極層；穿透柵極間電介質(zhì)層和電極層的垂直半導(dǎo)體圖案，該垂直半導(dǎo)體圖案延伸到基板中；分別在垂直半導(dǎo)體圖案與電極層之間的多個(gè)阻擋電介質(zhì)圖案，所述多個(gè)阻擋電介質(zhì)圖案彼此隔開(kāi)；在阻擋電介質(zhì)圖案與垂直半導(dǎo)體圖案之間的隧道電介質(zhì)層，該隧道電介質(zhì)層與柵極間電介質(zhì)層接觸；以及分別在阻擋電介質(zhì)圖案與隧道電介質(zhì)層之間的多個(gè)第一電荷存儲(chǔ)圖案，第一電荷存儲(chǔ)圖案彼此間隔開(kāi)。第一電荷存儲(chǔ)圖案中的一個(gè)可以與阻擋電介質(zhì)圖案中的一個(gè)的頂表面和底表面接觸。

根據(jù)本發(fā)明構(gòu)思的一些示例實(shí)施方式，一種三維半導(dǎo)體存儲(chǔ)器件可以包括：在外圍邏輯結(jié)構(gòu)上的基板；在基板上的源極圖案；在源極圖案上交替地堆疊的多個(gè)柵極間電介質(zhì)層和多個(gè)電極層；穿透柵極間電介質(zhì)層、電極層和源極圖案的垂直半導(dǎo)體圖案，垂直半導(dǎo)體圖案延伸到基板中；分別在垂直半導(dǎo)體圖案與電極層之間的多個(gè)阻擋電介質(zhì)圖案，阻擋電介質(zhì)圖案彼此間隔開(kāi)；在阻擋電介質(zhì)圖案與垂直半導(dǎo)體圖案之間的隧道電介質(zhì)層，該隧道電介質(zhì)層與柵極間電介質(zhì)層接觸；以及分別在阻擋電介質(zhì)圖案與隧道電介質(zhì)層之間的多個(gè)第一電荷存儲(chǔ)圖案，第一電荷存儲(chǔ)圖案彼此間隔開(kāi)。第一電荷存儲(chǔ)圖案中的一個(gè)可以與阻擋電介質(zhì)圖案中的一個(gè)的側(cè)壁接觸，并且同時(shí)與鄰近于第一電荷存儲(chǔ)圖案中的所述一個(gè)的柵極間電介質(zhì)層的側(cè)壁接觸。

根據(jù)本發(fā)明構(gòu)思的一些示例實(shí)施方式，一種三維半導(dǎo)體存儲(chǔ)器件可以包括：交替地堆疊在基板上的多個(gè)柵極間電介質(zhì)層和多個(gè)電極層；穿透柵極間電介質(zhì)層和電極層的垂直半導(dǎo)體圖案，該垂直半導(dǎo)體圖案延伸到基板中；分別在垂直半導(dǎo)體圖案與電極層之間的多個(gè)阻擋電介質(zhì)圖案，阻擋電介質(zhì)圖案彼此間隔開(kāi)；在阻擋電介質(zhì)圖案與垂直半導(dǎo)體圖案之間的隧道電介質(zhì)層，該隧道電介質(zhì)層與柵極間電介質(zhì)層接觸；以及分別在阻擋電介質(zhì)圖案與隧道電介質(zhì)層之間的多個(gè)第一電荷存儲(chǔ)圖案，第一電荷存儲(chǔ)圖案彼此間隔開(kāi)。第一電荷存儲(chǔ)圖案中的一個(gè)的垂直長(zhǎng)度可以大于阻擋電介質(zhì)圖案中的一個(gè)的垂直長(zhǎng)度。阻擋電介質(zhì)圖案中的所述一個(gè)可以與第一電荷存儲(chǔ)圖案中的所述一個(gè)接觸。

附圖說(shuō)明

圖1示出了顯示根據(jù)本發(fā)明構(gòu)思的一些示例實(shí)施方式的三維半導(dǎo)體存儲(chǔ)器件的框圖。

圖2示出了顯示根據(jù)本發(fā)明構(gòu)思的一些示例實(shí)施方式的三維半導(dǎo)體存儲(chǔ)器件的單元陣列的電路圖。

圖3示出了顯示根據(jù)本發(fā)明構(gòu)思的一些示例實(shí)施方式的三維半導(dǎo)體存儲(chǔ)器件的俯視圖。

圖4示出了沿圖3的線(xiàn)A-A'截取的剖視圖。

圖5示出了圖4的區(qū)段P1的放大圖。