[發明專利]基于FPGA的星載ADS-B接收機的信號處理模塊

有效

• 申請號: 202010938103.8
• 申請日: 2020-09-09
• 公開（公告）號: CN112039578B
• 公開（公告）日: 2021-05-04
• 發明（設計）人: 張學軍;王子潤;簡鑫慧
• 申請（專利權）人: 北京航空航天大學
• 主分類號: H04L27/00
• 分類號: H04L27/00
• 代理公司: 重慶樂泰知識產權代理事務所(普通合伙) 50221
• 代理人: 袁茹坤

本發明涉及航空監視技術領域，具體公開了一種基于FPGA的星載ADS?B接收機的信號處理模塊，包括時鐘單元、ADC單元、數字下變頻單元、粗同步單元和單條信號譯碼單元，所述單條信號譯碼單元用于對粗同步后的數據進行補償、精同步和解調處理后輸出，作為信號處理模塊的輸出信號。本發明中，在處理過程中多次降低信號采樣頻率，降低信號點數，減少了FPGA資源消耗與處理延時；在糾錯時采用的校驗子組合匹配的方法，降低了處理延時；靈敏度可達到直接配置在星基ADS?B載荷中使用的要求。

技術領域

本發明涉及航空監視技術領域，具體公開了一種基于FPGA的星載ADS-B接收機的信號處理模塊。

背景技術

星基ADS-B(Automatic Dependent Surveillance-Broadcast，廣播式自動相關監視)接收機由于飛機與衛星之間的通信距離遠，導致ADS-B接收信號功率過小，現有的針對陸基ADS-B系統設計的接收機不適用于星基ADS-B系統，經計算得知星基ADS-B接收機需處理信號最大功率為-90dBm，最小功率為-102dBm的微弱信號，而陸基ADS-B接收機未考慮處理-90dBm以下的信號。陸基接收機依據D0260-B設計，現有的星基ADS-B接收機在陸基接收機基礎上加以改進，接收機信號處理FPGA模塊算法與結構簡單，未達到解調靈敏度要求，無法完成對接收天線覆蓋范圍內經飛行器發射的ADS-B信號的有效接收，影響星載ADS-B接收機的可用性。

如圖1所示，為現有的典型星基ADS-B接收機信號處理模塊的FPGA實現方式，從天線接收的Mode S 1090MHz ADS-B信號經射頻解調得到模擬中頻信號，經數模轉換得到數字中頻信號，然后通過非相干形式的數字下變頻，利用直接數字式頻率合成器(DDS)產生兩路正交的正弦波與信號進行混頻，對正交的兩路低通濾波后求平方和，再進行開根號運算，得到ADS-B基帶信號，其引入了正交分量的噪聲能量，會在譯碼時降低3dB信噪比，由于現有的星基ADS-B接收機無法做到本地振蕩器的信號與接收到的載波信號完全同步，所以都采用非相干形式的數字下變頻解調。在數字下變頻解調后進行幀頭檢測，為基于脈沖沿、脈沖形狀與脈沖功率的方法，星基條件下同步率很低，幀頭檢測后進行位判決與置信度提取，然后進行檢錯與糾錯，其采用CRC校驗和暴力譯碼。典型星基ADS-B接收機信號處理模塊的FPGA實現方式不能滿足星基ADS-B接收機靈敏度要求。

發明內容

有鑒于此，本發明的目的在于提供一種高靈敏度的基于FPGA的星載ADS-B接收機的信號處理模塊。

為達到上述目的，本發明提供如下技術方案：

一種基于FPGA的星載ADS-B接收機的信號處理模塊，包括時鐘單元、ADC單元、數字下變頻單元、粗同步單元和單條信號譯碼單元；

所述時鐘單元用于給數字下變頻單元和粗同步單元提供第一時鐘信號，以及給數字下變頻單元、粗同步單元和各單條信號譯碼單元提供第二時鐘信號；

所述ADC單元用于將接收機射頻通道送來的模擬中頻信號進行數模轉換后輸出數字中頻信號；

所述數字下變頻單元用于對ADC單元輸出的數字中頻信號采用相干形式的數字下變頻解調后輸出I路數據和Q路數據；

所述粗同步單元用于對I路數據和Q路數據進行同步檢測，確定同步到的信號段長度，并輸出與同步到的信號段對齊的粗同步時序信號，以及將數字下變頻單元送來的I路數據和Q路數據通過讀快寫慢的異步FIFO緩沖后輸出粗同步I路數據和粗同步Q路數據給單條信號譯碼單元；

所述單條信號譯碼單元用于對粗同步I路數據和粗同步Q路數據進行補償、精同步和解調處理后輸出，以作為信號處理模塊的輸出信號。