[發明專利]一種檢測MCU芯片抗EFT干擾能力的電路及方法

有效

• 申請號: 202010933410.7
• 申請日: 2020-09-08
• 公開（公告）號: CN112067926B
• 公開（公告）日: 2021-07-06
• 發明（設計）人: 劉紅俠;郭丹;李戰東;謝海武
• 申請（專利權）人: 西安電子科技大學
• 主分類號: G01R31/00
• 分類號: G01R31/00;G01R31/3181
• 代理公司: 陜西電子工業專利中心 61205
• 代理人: 田文英;王品華

本發明公開一種檢測MCU芯片抗EFT干擾能力的電路及方法，本發明搭建了一個專門用于檢測MCU抗EFT干擾能力的電路，利用該電路中第一直流電壓源V1產生的線性直流電壓信號驅動待檢測MCU產生無EFT干擾時的輸出波形，設計EFT干擾信號源參數，由線性直流電壓信號驅動EFT干擾信號源產生EFT干擾信號，將線性直流電壓信號與EFT干擾信號相加后驅動待檢測MCU產生有EFT干擾時的輸出波形，通過對比無EFT干擾信號與有EFT干擾信號時的輸出波形，評估待檢測MCU的抗EFT干擾能力。本發明EFT干擾信號源參數的設計更加符合工程實際情況，對MCU抗EFT干擾能力的評估更準確。

技術領域

本發明屬于微電子技術領域，更進一步涉及芯片測試技術領域中的一種檢測MCU芯片抗EFT干擾能力的電路及方法。本發明可用于對MCU芯片的抗EFT干擾能力進行檢測。

背景技術

電快速瞬變脈沖群EFT(Electrical Fast Transient)是一種電磁騷擾源。閃電、接地故障或切換電感性負載等都會對電子系統產生電快速瞬變脈沖群騷擾。它的特點是騷擾信號不是單個脈沖，而是一連串的脈沖。對于電路中的輸出電容來說，在未完成放電時又開始充電，因此容易達到較高的電壓，這樣對電路的正常工作影響甚大。伴隨著下一代工藝技術的使用，特征尺寸進一步縮小，電流密度將更大，電壓的容忍度也將越低，這些因素都使得集成電路的穩定性問題變得更加嚴重，因此通過抗擾檢測獲得具有穩定抗EFT干擾能力的MCU芯片至關重要。

翟小社在其發表的論文“電快速瞬變脈沖群發生器的特征根建模方法研究”(無線電電子學高壓電器2020年第56卷第2期：0021-0026)中提出了一種檢測電子單元抗EFT干擾性能的方法。該方法通過建立脈沖發生器的等效電路模型產生EFT干擾脈沖，以計算機仿真的方式對受測設備電源端口及信號端口分別加載EFT干擾脈沖進行測試，最后結合測試結果對抗EFT干擾性能進行評估。該方法存在的不足之處是，脈沖發生器等效電路模型產生的EFT干擾脈沖是單個EFT脈沖波形，這會對測試結果的準確性產生影響。而且，在工程實際應用環境中通常干擾脈沖是由幅值、頻率和持續時間等特性均不相同的多個單脈沖波形組成的電快速瞬變脈沖群，所以，該方法所產生的單個EFT脈沖波形無法適用于工程實際中的抗干擾檢測。

江蘇凱隆電器有限公司在其申請的專利文獻“用于確認MCU工作電源電壓的檢測電路和檢測方法”(申請號202010064185.8，申請日2020.01.20，申請公開號CN 111090054A)中提出了一種MCU抗干擾能力的檢測電路。該電路包括穩壓管和分壓電路，穩壓管的陰極連接第二穩壓電源的輸入端，穩壓管的陽極連接分壓電路的第一端，分壓電路的第二端接地，分壓電路包括相互串聯的第一電阻和第二電阻，第一電阻和第二電阻的公共端為檢測電路輸出端，檢測電路輸出端連接MCU芯片的ADC端，該電路解決了MCU芯片啟動后所受外圍電路工作電源電壓干擾的檢測問題。但是，該電路仍然存在的不足之處是，該檢測電路僅解決了在MCU芯片啟動后外圍電路工作電源電壓的干擾檢測問題，但是無法檢測MCU芯片在啟動后的EFT干擾，這會導致無法對MCU芯片抗EFT干擾能力進行檢測。

發明內容

本發明的目的在于針對上述已有技術的不足，提出一種檢測MCU芯片抗EFT干擾能力的電路及方法，用于解決現有技術產生的單個EFT脈沖波形無法適用于工程實際中的抗干擾檢測，及原有電路無法檢測MCU在啟動后的EFT干擾的問題。

實現本發明目的的思路是，搭建檢測MCU芯片抗EFT干擾能力的電路，利用線性直流電壓信號驅動待檢測MCU芯片產生無EFT干擾信號時的輸出波形，將電快速瞬變脈沖群干擾信號與線性直流電壓信號相加后驅動待檢測MCU芯片產生有EFT干擾信號時的輸出波形，通過對比無EFT干擾信號時的輸出波形與有EFT干擾信號時的輸出波形，對待檢測MCU芯片的抗EFT干擾能力進行評估。

為達到上述目的，本發明采用如下技術方案：