[發(fā)明專利]一種檢測MCU芯片抗EFT干擾能力的電路及方法

有效

• 申請?zhí)枺?/td>: 202010933410.7
• 申請日: 2020-09-08
• 公開（公告）號: CN112067926B
• 公開（公告）日: 2021-07-06
• 發(fā)明（設(shè)計(jì)）人: 劉紅俠;郭丹;李戰(zhàn)東;謝海武
• 申請（專利權(quán)）人: 西安電子科技大學(xué)
• 主分類號: G01R31/00
• 分類號: G01R31/00;G01R31/3181
• 代理公司: 陜西電子工業(yè)專利中心 61205
• 代理人: 田文英;王品華

本發(fā)明公開一種檢測MCU芯片抗EFT干擾能力的電路及方法，本發(fā)明搭建了一個專門用于檢測MCU抗EFT干擾能力的電路，利用該電路中第一直流電壓源V1產(chǎn)生的線性直流電壓信號驅(qū)動待檢測MCU產(chǎn)生無EFT干擾時的輸出波形，設(shè)計(jì)EFT干擾信號源參數(shù)，由線性直流電壓信號驅(qū)動EFT干擾信號源產(chǎn)生EFT干擾信號，將線性直流電壓信號與EFT干擾信號相加后驅(qū)動待檢測MCU產(chǎn)生有EFT干擾時的輸出波形，通過對比無EFT干擾信號與有EFT干擾信號時的輸出波形，評估待檢測MCU的抗EFT干擾能力。本發(fā)明EFT干擾信號源參數(shù)的設(shè)計(jì)更加符合工程實(shí)際情況，對MCU抗EFT干擾能力的評估更準(zhǔn)確。

技術(shù)領(lǐng)域

本發(fā)明屬于微電子技術(shù)領(lǐng)域，更進(jìn)一步涉及芯片測試技術(shù)領(lǐng)域中的一種檢測MCU芯片抗EFT干擾能力的電路及方法。本發(fā)明可用于對MCU芯片的抗EFT干擾能力進(jìn)行檢測。

背景技術(shù)

電快速瞬變脈沖群EFT(Electrical Fast Transient)是一種電磁騷擾源。閃電、接地故障或切換電感性負(fù)載等都會對電子系統(tǒng)產(chǎn)生電快速瞬變脈沖群騷擾。它的特點(diǎn)是騷擾信號不是單個脈沖，而是一連串的脈沖。對于電路中的輸出電容來說，在未完成放電時又開始充電，因此容易達(dá)到較高的電壓，這樣對電路的正常工作影響甚大。伴隨著下一代工藝技術(shù)的使用，特征尺寸進(jìn)一步縮小，電流密度將更大，電壓的容忍度也將越低，這些因素都使得集成電路的穩(wěn)定性問題變得更加嚴(yán)重，因此通過抗擾檢測獲得具有穩(wěn)定抗EFT干擾能力的MCU芯片至關(guān)重要。

翟小社在其發(fā)表的論文“電快速瞬變脈沖群發(fā)生器的特征根建模方法研究”(無線電電子學(xué)高壓電器2020年第56卷第2期：0021-0026)中提出了一種檢測電子單元抗EFT干擾性能的方法。該方法通過建立脈沖發(fā)生器的等效電路模型產(chǎn)生EFT干擾脈沖，以計(jì)算機(jī)仿真的方式對受測設(shè)備電源端口及信號端口分別加載EFT干擾脈沖進(jìn)行測試，最后結(jié)合測試結(jié)果對抗EFT干擾性能進(jìn)行評估。該方法存在的不足之處是，脈沖發(fā)生器等效電路模型產(chǎn)生的EFT干擾脈沖是單個EFT脈沖波形，這會對測試結(jié)果的準(zhǔn)確性產(chǎn)生影響。而且，在工程實(shí)際應(yīng)用環(huán)境中通常干擾脈沖是由幅值、頻率和持續(xù)時間等特性均不相同的多個單脈沖波形組成的電快速瞬變脈沖群，所以，該方法所產(chǎn)生的單個EFT脈沖波形無法適用于工程實(shí)際中的抗干擾檢測。

江蘇凱隆電器有限公司在其申請的專利文獻(xiàn)“用于確認(rèn)MCU工作電源電壓的檢測電路和檢測方法”(申請?zhí)?02010064185.8，申請日2020.01.20，申請公開號CN 111090054A)中提出了一種MCU抗干擾能力的檢測電路。該電路包括穩(wěn)壓管和分壓電路，穩(wěn)壓管的陰極連接第二穩(wěn)壓電源的輸入端，穩(wěn)壓管的陽極連接分壓電路的第一端，分壓電路的第二端接地，分壓電路包括相互串聯(lián)的第一電阻和第二電阻，第一電阻和第二電阻的公共端為檢測電路輸出端，檢測電路輸出端連接MCU芯片的ADC端，該電路解決了MCU芯片啟動后所受外圍電路工作電源電壓干擾的檢測問題。但是，該電路仍然存在的不足之處是，該檢測電路僅解決了在MCU芯片啟動后外圍電路工作電源電壓的干擾檢測問題，但是無法檢測MCU芯片在啟動后的EFT干擾，這會導(dǎo)致無法對MCU芯片抗EFT干擾能力進(jìn)行檢測。

發(fā)明內(nèi)容

本發(fā)明的目的在于針對上述已有技術(shù)的不足，提出一種檢測MCU芯片抗EFT干擾能力的電路及方法，用于解決現(xiàn)有技術(shù)產(chǎn)生的單個EFT脈沖波形無法適用于工程實(shí)際中的抗干擾檢測，及原有電路無法檢測MCU在啟動后的EFT干擾的問題。

實(shí)現(xiàn)本發(fā)明目的的思路是，搭建檢測MCU芯片抗EFT干擾能力的電路，利用線性直流電壓信號驅(qū)動待檢測MCU芯片產(chǎn)生無EFT干擾信號時的輸出波形，將電快速瞬變脈沖群干擾信號與線性直流電壓信號相加后驅(qū)動待檢測MCU芯片產(chǎn)生有EFT干擾信號時的輸出波形，通過對比無EFT干擾信號時的輸出波形與有EFT干擾信號時的輸出波形，對待檢測MCU芯片的抗EFT干擾能力進(jìn)行評估。

為達(dá)到上述目的，本發(fā)明采用如下技術(shù)方案：