[發明專利]一種數字控制的亞閾值環形振蕩器

有效

• 申請號: 202010927564.5
• 申請日: 2020-09-07
• 公開（公告）號: CN111953343B
• 公開（公告）日: 2023-05-30
• 發明（設計）人: 胡曉宇;袁甲;于增輝;凌康
• 申請（專利權）人: 北京中科芯蕊科技有限公司
• 主分類號: H03L7/099
• 分類號: H03L7/099
• 代理公司: 北京高沃律師事務所 11569
• 代理人: 劉鳳玲

本發明公開了一種數字控制的亞閾值環形振蕩器。該亞閾值環形振蕩器包括：反相器鏈、PMOS陣列、NMOS陣列、反相器陣列和第一反相器；反相器陣列用于接收控制信號并將控制信號進行相位反轉，得到反相后的控制信號；PMOS陣列用于接收反相后的控制信號并根據反相后的控制信號調節反相器鏈的高電平端口電壓；NMOS陣列用于接收控制信號并根據控制信號調節反相器鏈的低電平端口電壓；反相器鏈用于生成時鐘信號并將時鐘信號傳送至第一反相器；第一反相器用于恢復時鐘信號的擺幅。本發明提供的數字控制的亞閾值環形振蕩器，在保證能夠對輸出時鐘頻率進行調節的基礎上簡化了電路。

技術領域

本發明涉及時鐘信號頻率調節技術領域，特別是涉及一種數字控制的亞閾值環形振蕩器。

背景技術

在可穿戴電子、醫療電子和無線傳感節點等應用領域中，為了使系統具有更長的續航時間，芯片往往需要在多種時鐘頻率下工作。一般而言，性能需求高的工作模式，通常需要輸入高頻率時鐘信號；而性能需求低的工作模式，則需要輸入低頻率時鐘信號。而現有芯片中的時鐘信號輸出電路，結構復雜，且難以根據性能需求的不同輸出不同頻率的時鐘信號。

發明內容

本發明的目的是提供一種數字控制的亞閾值環形振蕩器，具有能夠對輸出時鐘頻率進行調節并且電路結構簡單的優點。

為實現上述目的，本發明提供了如下方案：

一種數字控制的亞閾值環形振蕩器，包括：包括：

反相器鏈、PMOS陣列、NMOS陣列、反相器陣列和第一反相器；

所述反相器陣列的輸入端口與所述NMOS陣列的輸入端口連接；所述反相器陣列的輸出端口與所述PMOS陣列的輸入端口連接；所述反相器陣列用于接收控制信號并將所述控制信號進行相位反轉，得到反相后的控制信號；

所述NMOS陣列的低電平端口接地；所述NMOS陣列的高電平端口與所述反相器鏈的低電平端口連接；所述NMOS陣列用于接收所述控制信號并根據所述控制信號調節所述反相器鏈的低電平端口電壓；

所述PMOS陣列的高電平端口用于接收高電平信號；所述PMOS陣列的低電平端口與所述反相器鏈的高電平端口連接；所述PMOS陣列用于接收所述反相后的控制信號并根據所述反相后的控制信號調節所述反相器鏈的高電平端口電壓；

所述反相器鏈的輸出端口和所述反相器鏈的輸入端口均與所述PMOS陣列的低電平端口連接；所述反相器鏈的輸出端口還與所述第一反相器的輸入端連接；所述反相器鏈用于生成時鐘信號；

所述第一反相器用于恢復所述時鐘信號的擺幅。

可選的，所述NMOS陣列，包括：

多個NMOS晶體管；每一個所述NMOS晶體管的源極均接地；每一個所述NMOS晶體管的漏極均與所述反相器鏈的低電平端口連接；每一個所述NMOS晶體管的柵極均與所述反相器陣列的輸入端口連接。

可選的，所述PMOS陣列，包括：

多個PMOS晶體管；每一個所述PMOS晶體管的源極均用于接收高電平信號；

每一個所述PMOS晶體管的漏極均與所述反相器鏈的高電平端口連接；每一個所述PMOS晶體管的柵極均與所述反相器陣列的輸出端口連接。

可選的，所述反相器陣列，包括：

多個第二反相器；

一個所述第二反相器的輸入端僅與一個所述NMOS晶體管的柵極連接；

一個所述第二反相器的輸出端僅與一個所述PMOS晶體管的柵極連接。

可選的，所述NMOS晶體管的數量、所述PMOS晶體管的數量和所述第二反相器的數量相等。