[發(fā)明專利]一種上電檢測電路及上電檢測方法

在審

• 申請?zhí)枺?/td>: 202010927387.0
• 申請日: 2020-09-07
• 公開（公告）號: CN112187232A
• 公開（公告）日: 2021-01-05
• 發(fā)明（設計）人: 吳佳;李禮;陳佳;余云;劉碧貞
• 申請（專利權）人: 上海威固信息技術股份有限公司
• 主分類號: H03K17/22
• 分類號: H03K17/22
• 代理公司: 上海海貝律師事務所 31301
• 代理人: 王文鋒

1.一種上電檢測電路，其特征在于，包括第一PMOS晶體管、第一NMOS晶體管、第一反相器、第二反相器和D觸發(fā)器；輸入端有電源VDD、地GND和復位端RESET，輸出端為上電檢測信號P；

所述第一PMOS晶體管的柵極、源極和體連接電源VDD；所述第一PMOS晶體管的漏極連接所述第一NMOS晶體管的源極、漏極和體，以及第一反相器的輸入端IN和D觸發(fā)器的輸入端D；

所述第一NMOS晶體管的漏極、源極和體連接第一PMOS晶體管的漏極、第一反相器的輸入端IN和D觸發(fā)器的輸入端D，所述第一NMOS晶體管的柵極連接地GND；

所述第一反相器的輸入端IN連接第一PMOS晶體管的漏極、第一NMOS晶體管的源極、漏極和體，以及D觸發(fā)器的輸入端D；第一反相器的輸出端OUT連接第二反相器的輸入端IN；

所述第二反相器的輸入端IN連接第一反相器的輸出端OUT，第二反相器的輸出端OUT連接D觸發(fā)器的輸入端CLK；

所述D觸發(fā)器的輸入端R連接復位信號RESET，所述D觸發(fā)器的輸入端D連接第一PMOS晶體管的漏極、第一NMOS晶體管的源極、漏極和體，以及第一反相器的輸入端IN；所述D觸發(fā)器的輸入端CLK連接第二反相器的輸出端OUT；所述D觸發(fā)器的輸出端Q輸出上電檢測信號P。

2.根據權利要求1所述的一種上電檢測電路，其特征在于，所述反相器的電路包括第二PMOS晶體管和第二NMOS晶體管，其中第二PMOS晶體管的源極和體連接電源VDD，第二PMOS晶體管的漏極連接第二NMOS晶體管的漏極和輸出端OUT，第二PMOS晶體管的柵極連接輸入端IN；第二NMOS晶體管的源極和體連接地GND，第二NMOS晶體管的漏極連接第二PMOS晶體管的漏極和輸出端OUT，第二NMOS晶體管的柵極連接輸入端IN。

3.根據權利要求1所述的一種上電檢測電路，其特征在于，所述D觸發(fā)器電路采用帶復位端的CMOS結構的D觸發(fā)器電路。

4.根據權利要求1所述的一種上電檢測電路，其特征在于，所述上電檢測電路與一個應用系統(tǒng)相連，以達到檢測上電狀態(tài)的目的；該上電檢測電路的輸入端VDD連接電源VDD，上電檢測電路的輸入端RESET連接應用系統(tǒng)輸出的復位信號F，上電檢測電路的輸入端GND連接地GND，上電檢測電路的輸出端P輸出上電檢測信號至應用系統(tǒng)。

5.根據權利要求4所述的一種上電檢測電路，其特征在于，所述應用系統(tǒng)輸入上電檢測信號，通過上電檢測信號的電壓判斷是否發(fā)生上電，并控制輸出復位信號。

6.一種基于上電檢測電路的上電檢測方法，其特征在于，包括如下步驟：

S1：應用系統(tǒng)冷啟動上電；一旦電源VDD上電，VDD電壓從0上升到U，那么D觸發(fā)器的輸出端Q輸出電壓從0上升到U，從而判定發(fā)生了上電；

S2：應用系統(tǒng)啟動完畢后的復位；在應用系統(tǒng)完成上電之后，輸出復位信號F，復位D觸發(fā)器，令上電檢測信號P的電壓從U下降到0，完成復位。

7.根據權利要求6所述的一種基于上電檢測電路的上電檢測方法，其特征在于，在所述步驟S1中，當冷啟動上電時，上電檢測流程包括如下步驟：

S101：電源VDD未上電，VDD的電壓為0，GND的電壓為0，RESET的電壓為0，上電檢測信號P的電壓為0，復位信號F為0，表明未發(fā)生上電；

S102：電源VDD上電，VDD電壓從0上升到U，GND的電壓保持為0，復位信號F的電壓保持為0，則上電檢測電路的D觸發(fā)器輸入端D的電壓和輸入端CLK的電壓先后從0上升到U；

S103：上電檢測電路的D觸發(fā)器的輸出端Q輸出電壓從0上升到U，則上電檢測信號P的電壓從0上升到U，表明發(fā)生了上電。