[發(fā)明專利]半導(dǎo)體存儲器件和操作半導(dǎo)體存儲器件的方法

在審

• 申請?zhí)枺?/td>: 202010915165.7
• 申請日: 2020-09-03
• 公開（公告）號: CN112837725A
• 公開（公告）日: 2021-05-25
• 發(fā)明（設(shè)計(jì)）人: 鄭允敬;秋喆煥
• 申請（專利權(quán)）人: 三星電子株式會社
• 主分類號: G11C11/406
• 分類號: G11C11/406;G11C29/42
• 代理公司: 北京市立方律師事務(wù)所 11330
• 代理人: 李娜;王占杰

1.一種半導(dǎo)體存儲器件，所述半導(dǎo)體存儲器件包括：

存儲單元陣列，所述存儲單元陣列包括多個存儲單元行，所述多個存儲單元行均包括多個易失性存儲單元；

糾錯碼引擎；

刷新控制電路，所述刷新控制電路被配置為對所述多個存儲單元行執(zhí)行刷新操作；以及

控制邏輯電路，所述控制邏輯電路被配置為基于來自外部存儲控制器的命令和地址來控制所述糾錯碼引擎，

其中，所述控制邏輯電路還被配置為控制所述糾錯碼引擎，使得所述糾錯碼引擎在讀取操作期間通過對所述存儲單元行中的至少一個第一存儲單元行中的子頁面執(zhí)行糾錯碼解碼操作來生成錯誤生成信號，

其中，所述控制邏輯電路還被配置為將所述第一存儲單元行的錯誤發(fā)生計(jì)數(shù)與閾值進(jìn)行比較，并基于所述比較向所述刷新控制電路提供所述第一存儲單元行的第一地址作為錯誤地址，其中，所述錯誤發(fā)生計(jì)數(shù)是基于所述錯誤生成信號而生成的，并且

其中，所述刷新控制電路還被配置為基于所述錯誤發(fā)生計(jì)數(shù)來增加在刷新時段期間在所述第一存儲單元行中執(zhí)行的刷新操作的次數(shù)。

2.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲器件，

其中，所述控制邏輯電路還被配置為控制所述糾錯碼引擎，使得所述糾錯碼引擎通過下述操作來執(zhí)行所述糾錯碼解碼：從每個所述子頁面讀取與碼字相對應(yīng)的數(shù)據(jù)，檢測并糾正所述碼字中的至少一個錯誤位，以及輸出糾正后的碼字。

3.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲器件，其中，所述控制邏輯電路進(jìn)一步被配置為：響應(yīng)于與所述第一存儲單元行的所述子頁面相關(guān)聯(lián)的所述錯誤發(fā)生計(jì)數(shù)等于或大于所述閾值，向所述刷新控制電路提供所述第一地址作為所述錯誤地址。

4.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲器件，其中，所述刷新控制電路還被配置為：當(dāng)在所述刷新時段期間響應(yīng)于所述命令對所述存儲單元行執(zhí)行正常刷新操作時，在所述刷新時段期間與對所述存儲單元行的所述正常刷新操作并行地執(zhí)行對一個或更多個弱頁面的弱刷新操作，所述一個或更多個弱頁面包括所述第一存儲單元行。

5.根據(jù)權(quán)利要求4所述的半導(dǎo)體存儲器件，其中，所述刷新控制電路還被配置為在所述刷新時段期間對所述存儲單元行執(zhí)行所述正常刷新操作，并且當(dāng)所述刷新控制電路刷新所述存儲單元行中的第二存儲單元行時，同時刷新對應(yīng)的弱頁面，所述第二存儲單元行具有第一頁面地址，所述第一頁面地址等于所述一個或更多個弱頁面的弱頁面地址集合中的弱頁面地址，只是所述第一頁面地址有至少一位不同于所述弱頁面地址。

6.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲器件，其中，所述刷新控制電路還被配置為在所述刷新時段期間對所述存儲單元行執(zhí)行正常刷新操作，并且在完成對所述存儲單元行的所述正常刷新操作之后，對包括所述第一存儲單元行的一個或更多個弱頁面執(zhí)行弱刷新操作。

7.根據(jù)權(quán)利要求6所述的半導(dǎo)體存儲器件，其中，所述刷新控制電路還被配置為：減小所述半導(dǎo)體存儲器件的刷新間隔；在所述刷新時段的第一子區(qū)間期間執(zhí)行所述正常刷新操作；以及在所述刷新時段的第二子區(qū)間期間執(zhí)行所述弱刷新操作，所述第二子區(qū)間在所述第一子區(qū)間之后。