[發明專利]一種簡化相控陣列多芯片同步配置方法

有效

• 申請號: 202010914565.6
• 申請日: 2020-09-03
• 公開（公告）號: CN112000610B
• 公開（公告）日: 2023-10-27
• 發明（設計）人: 俞天成;李薇;蘭冰;聶輝;劉東棟
• 申請（專利權）人: 浙江集速合芯科技有限公司
• 主分類號: G06F15/177
• 分類號: G06F15/177;G06F15/173;G05B19/042;G05B19/05
• 代理公司: 杭州奧創知識產權代理有限公司 33272
• 代理人: 王佳健

1.一種簡化相控陣列多芯片同步配置方法，在該相控陣中包括主芯片和從芯片，其特征在于：

所述的主芯片至少包括以下IO管腳：單向輸出的片選信號腳、時鐘信號腳、同步配置信號腳以及雙向的讀寫數據信號腳；

所述的從芯片為相控陣中需要完成寄存器配置的陣列芯片，每顆從芯片都包含相同的IO管腳：單向輸入的芯片地址腳、片選信號腳、時鐘信號腳、同步配置信號腳和雙向的讀寫數據信號腳，所述的從芯片地址腳數量有多個，其決定主芯片所能訪問的從芯片的數量；

所有從芯片的片選信號腳與主芯片的片選信號腳相連接，所有從芯片的時鐘信號腳與主芯片的時鐘信號腳信號相連接，所有從芯片的同步配置信號腳與主芯片的同步配置信號腳相連接，所有從芯片的讀寫數據信號腳與主芯片的讀寫數據信號腳相連接；其中從芯片的讀寫數據信號腳為輸出三態的雙向IO腳；

主芯片用廣播方式把尋址信息發送到所有從芯片，只有片地址匹配的從芯片才會響應后續的寄存器地址和配置值；

基于上述物理結構，其同步配置方法具體是：

配置方法中的寫配置模式包括：

寫配置模式1：長幀廣播寫連續地址配置值；

所有從芯片接收并響應相同的廣播寫指令，該寫指令只提供起始寄存器地址位，后續不再提供寄存器地址，而是從起始寄存器位開始寫入固定位寬配置字；

寫配置模式2：單地址廣播寫配置值；

所有從芯片接收并響應相同的廣播寫指令，只對一個地址做寫操作；

寫配置模式3：單芯片連續地址寫配置值；

對某一個從芯片的多個連續寄存器地址做寫操作；

寫配置模式4：單芯片單一地址寫配置值；

對單一從芯片的某個地址做寫操作：

在上述四種寫配置模式下完成寫操作后，配置值暫存在鎖存器、寄存器或者RAM中，但并未完成配置，需要等待主芯片的同步配置信號到來并被從芯片的時鐘信號腳采樣到同步配置信號的一個跳變沿后，才完成最終配置；

配置方法中的讀配置模式包括：

讀配置模式1：單一從芯片連續地址讀數據；

主芯片廣播讀指令，每個從芯片匹配片地址，只有片地址符合的芯片響應后續命令；

連續讀指令給出起始讀寄存器地址，片選地址符合的從芯片接收到讀指令，讀寫數據信號腳的輸出狀態由高阻態調整為正常輸出狀態，從起始地址開始輸出對應寄存器配置，后續連續輸出一直到寄存器最大地址；

讀配置模式2：單一芯片單一地址讀數據；

通過廣播片地址選擇讀操作的從芯片。

2.根據權利要求1所述的一種簡化相控陣的多芯片同步配置方法，其特征在于：所述的主芯片為FPGA、CPLD或單片機。

3.根據權利要求1所述的一種簡化相控陣的多芯片同步配置方法，其特征在于：為了保證多顆從芯片配置的同步性，同步配置信號自主芯片輸出到每顆從芯片的同步配置信號腳的延時盡量相同，在具體PCB板上，同步配置信號線和時鐘信號線并行排列，按照樹狀結構完成布線，這樣保證所有從芯片同時完成配置。