[發明專利]一種簡化相控陣列多芯片同步配置方法

有效

• 申請號: 202010914565.6
• 申請日: 2020-09-03
• 公開（公告）號: CN112000610B
• 公開（公告）日: 2023-10-27
• 發明（設計）人: 俞天成;李薇;蘭冰;聶輝;劉東棟
• 申請（專利權）人: 浙江集速合芯科技有限公司
• 主分類號: G06F15/177
• 分類號: G06F15/177;G06F15/173;G05B19/042;G05B19/05
• 代理公司: 杭州奧創知識產權代理有限公司 33272
• 代理人: 王佳健

本發明涉及一種簡化相控陣列多芯片同步配置方法。在該相控陣中包括主芯片和從芯片，本發明中的從芯片地址腳數量有多個，其決定主芯片所能訪問的從芯片的數量。主芯片用廣播方式把尋址信息發送到所有從芯片，只有片地址匹配的從芯片才會響應后續的寄存器地址和配置值，同時本發明給出了四種寫配置模式和兩種讀配置模式，依據上述價格和配置模式，本發明可以降低相控陣系統芯片控制線布局布線難度，同時實現多芯片同步配置的功能。

技術領域

本發明涉及芯片控制協議領域，具體涉及簡化相控陣列多芯片同步配置的方法。

背景技術

隨著5G通訊及低軌衛星通訊的商用化，相控陣系統以其波束能量集中、多目標能力強以及可靠性高等優點，成為通訊雷達等電子信息系統的基礎架構。

相控陣是由陣列排布的多顆芯片（以下簡稱“陣列芯片”）構成的一個系統，目前一般采用SPI高速串行接口對每個芯片做獨立控制。當陣列規模很大的時候，會導致控制信號線非常多，比如一個N顆芯片的系統，采用三線SPI協議，共用SPI的SCLK、SDIO，每顆芯片有單獨的CSB信號，整個控制信號數量是N+2根，N大于128就有可能采用上千個管腳的FPGA做SPI控制，或者用多片CPLD芯片做管腳擴展控制，PCB走線復雜，陣列芯片控制難度大，另外串行寫入時間依賴SPI時鐘周期和地址位寬，一個大型相控陣的陣列分布多顆芯片配置時間可能不能滿足波束掃描速度的要求。

另外相控陣的多顆芯片需要相互關聯共同完成波束賦型功能，但傳統的SPI接口完成串行數據寫入后，每配置完一位寄存器對應的配置字就起作用，這導致傳統SPI配置過程中會出現波束混亂，嚴重的會導致配置期間無功能的后果，因此需要一種同步配置機制保障相控陣波束賦型功能的實現。

發明內容

針對上述技術缺陷，本發明提出一個簡化相控陣列多芯片同步配置的方法。

本發明的技術方案：

一種簡化相控陣列多芯片同步配置方法，在該相控陣中包括主芯片和從芯片，所述的主芯片至少包括以下IO管腳：單向輸出的片選信號腳、時鐘信號腳、同步配置信號腳以及雙向的讀寫數據信號腳。

所述的從芯片為相控陣中需要完成寄存器配置的陣列芯片，每顆從芯片都包含相同的IO管腳：單向輸入的芯片地址腳、片選信號腳、時鐘信號腳、同步配置信號腳和雙向的讀寫數據信號腳，所述的從芯片地址腳數量有多個，其決定主芯片所能訪問的從芯片的數量。

所有從芯片的片選信號腳與主芯片的片選信號腳相連接，所有從芯片的時鐘信號腳與主芯片的時鐘信號腳信號相連接，所有從芯片的同步配置信號腳與主芯片的同步配置信號腳相連接，所有從芯片的讀寫數據信號腳與主芯片的讀寫數據信號腳相連接。其中從芯片的讀寫數據信號腳為輸出三態的雙向IO腳。

主芯片用廣播方式把尋址信息發送到所有從芯片，只有片地址匹配的從芯片才會響應后續的寄存器地址和配置值。

基于上述物理結構，其同步配置方法具體是：

配置方法中的寫配置模式包括：

寫配置模式1：長幀廣播寫連續地址配置值。

所有從芯片接收并響應相同的廣播寫指令，該寫指令只提供起始寄存器地址位，后續不再提供寄存器地址，而是從起始寄存器位開始寫入固定位寬配置字。

寫配置模式2：單地址廣播寫配置值。

所有從芯片接收并響應相同的廣播寫指令，只對一個地址做寫操作。

寫配置模式3：單芯片連續地址寫配置值。

對某一個從芯片的多個連續寄存器地址做寫操作。

寫配置模式4：單芯片單一地址寫配置值。

對單一從芯片的某個地址做寫操作。