[發明專利]一種高效的數字電路算法驗證裝置

在審

• 申請號: 202010902796.5
• 申請日: 2020-09-01
• 公開（公告）號: CN112001138A
• 公開（公告）日: 2020-11-27
• 發明（設計）人: 孫曉霞;張建偉
• 申請（專利權）人: 上海明矽微電子有限公司
• 主分類號: G06F30/33
• 分類號: G06F30/33;G06F11/36
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種高效的數字電路算法驗證裝置，其特征在于：引入算法工具來代替人工的算法；用腳本工具來代替test case生成過程；用自動化檢測手段來代替繁瑣的波形檢測。

2.如權利要求1所述的一種高效的數字電路算法驗證裝置，主要包含以下五大部分作為驗證平臺的前提：數據源文本文件、Matlab算法工具編寫算法模型、自動化腳本產生測試用例、用SystemVerilog代替Verilog語言、DUT設計輸送給驗證平臺握手信號和其算法數據。

3.如權利要求1所述的一種高效的數字電路算法驗證裝置，有兩個循環電路和兩個比較電路。第一個循環電路不斷讀取數據源；第二個循環電路既要讀取算法的期望值和DUT輸入數據，還要負責比較數據的正確性。當第一個循環電路讀取一個原始數據后，直接進入到第二個循環電路。如果得到DUT提示有新數據產生，則讀取Matlab算法工具產生的期望數據并采樣DUT輸入數據，如果期望值和實際DUT的值不相同時，結束仿真，檢查錯誤原因。當這兩個數據相同時，需要再判斷期望值是否等于驗證平臺輸入給DUT的數據源，如果這兩個數據相同，說明DUT行為正確，跳出第二個循環，進入第一個循環，讀取第二個數據源，重復以上步驟。如果這兩個數據不同，則再等待下一次DUT的提醒并比較數據，直到DUT輸出與數據源相同的值。