[發明專利]溝槽式半導體組件制造方法

在審

• 申請號: 202010902414.9
• 申請日: 2020-09-01
• 公開（公告）號: CN114121628A
• 公開（公告）日: 2022-03-01
• 發明（設計）人: 林昭言
• 申請（專利權）人: 富鼎先進電子股份有限公司
• 主分類號: H01L21/28
• 分類號: H01L21/28;H01L21/336;H01L29/423
• 代理公司: 北京派特恩知識產權代理有限公司 11270
• 代理人: 薛恒;王琳

一種溝槽式半導體組件制造方法包含有下列步驟，首先，先形成磊晶層于基材上，然后形成溝槽于磊晶層中，以及形成柵極結構于溝槽之中，其中柵極結構包含有上方柵極、下方柵極以及中間絕緣部，且中間絕緣部位于上方柵極之中。因此，有效地改善了柵極電容特性，并提升柵極的反應速度。

技術領域

本發明有關于一種半導體組件制造方法。特別是有關于一種溝槽式半導體組件制造方法。

背景技術

功率金氧半場效晶體管(Power Metal Oxide Semiconductor Field EffectTransistor；Power MOSFET)，簡稱為功率晶體管，目前以廣泛使用在模擬電路與數字電路的場效晶體管。功率金氧半場效晶體管具有非常低的導通電阻，且具有切換速度非?？斓膬烖c，所以，目前已成為功率組件的主流。

功率金氧半場效晶體管的構造，可以根據電流流通路徑分類，電流在組件表面平行流通的稱為水平式，電流為垂直流通的稱為垂直式。垂直式功率金氧半場效晶體管的汲極端都是做在組件下端，因此，單位芯片面積的電阻可以減少。

此外，溝槽式柵極功率金氧半場效晶體管可以降低導通電阻，成為高頻低壓的功率組件主流。對電子電力而言，降低導通電阻以與門極電容，有助于提升功率組件的反應速度以及提升產品的質量。

發明內容

發明內容旨在提供本揭示內容的簡化摘要，以使閱讀者對本揭示內容具備基本的理解。此發明內容并非本揭示內容的完整概述，且其用意并非在指出本發明實施例的重要/關鍵組件或界定本發明的范圍。

本發明內容之一目的是在提供一種溝槽式半導體組件制造方法，可以進一步降低半導體組件的輸入電容值以及反向傳輸電容，并提升輸出電容，有效改善半導體組件的開關速度。

為達上述目的，本發明內容的技術態樣關于一種溝槽式半導體組件制造方法包含有下列步驟，首先，先形成磊晶層于基材上，然后形成溝槽于磊晶層中，以及形成柵極結構于溝槽之中，其中柵極結構包含有上方柵極下方柵極以及中間絕緣部，且中間絕緣部位于上方柵極之中。

在一些實施例中，溝槽式半導體組件制造方法還包含有沉積第一氧化層于溝槽之中，以及沉積第一多晶硅層于第一氧化層之上以及溝槽之中。

在一些實施例中，第一氧化層的厚度約為5000埃到10000埃的間，且第一多晶硅層約為6000埃到10000埃之間，并填滿溝槽。

在一些實施例中，溝槽式半導體組件制造方法還包含有回蝕第一多晶硅層至第一氧化層的上表面的下方約1.5微米(micrometers)至2微米的位置。

在一些實施例中，溝槽式半導體組件制造方法還包含有氧化第一多晶硅層的表面，以形成第二氧化層，并利用第二氧化層與第一氧化層包覆下方柵極。

在一些實施例中，溝槽式半導體組件制造方法還包含有沉積氮化硅層于溝槽之中，回蝕氮化硅層，以形成中間絕緣部，以及回蝕第一氧化層，以移除部分的第一氧化層，進而形成第一介電層，并露出部分的磊晶層的表面，且第一介電層與第二氧化層包覆下方柵極。

在一些實施例中，溝槽式半導體組件制造方法還包含有氧化磊晶層的表面，以形成柵極氧化層。

在一些實施例中，溝槽式半導體組件制造方法還包含有沉積第二多晶硅層，以填滿溝槽，以及回蝕第二多晶硅層至柵極氧化層的上表面的下方約200埃至500埃的位置。

在一些實施例中，溝槽式半導體組件制造方法還包含有在磊晶層進行離子植入，并加熱進行離子趨入(drive in)，以及使用源極光罩，以定義源極區。

在一些實施例中，溝槽式半導體組件制造方法還包含有形成第二介電層于柵極氧化層之上，利用接觸區光罩以蝕刻第二介電層以與門極氧化層，以形成開口，以及沉積金屬層于第二介電層之上以及開口之中。