[發(fā)明專(zhuān)利]集成電路和用于形成集成電路的方法

在審

• 申請(qǐng)?zhí)枺?/td>: 202010897164.4
• 申請(qǐng)日: 2020-08-31
• 公開(kāi)（公告）號(hào): CN112599530A
• 公開(kāi)（公告）日: 2021-04-02
• 發(fā)明（設(shè)計(jì)）人: 林孟漢;謝智仁
• 申請(qǐng)（專(zhuān)利權(quán)）人: 臺(tái)灣積體電路制造股份有限公司
• 主分類(lèi)號(hào): H01L27/11524
• 分類(lèi)號(hào): H01L27/11524;H01L27/11529;H01L27/11531
• 代理公司: 北京律誠(chéng)同業(yè)知識(shí)產(chǎn)權(quán)代理有限公司 11006
• 代理人: 徐金國(guó)

1.一種集成電路，其特征在于，包含：

一半導(dǎo)體基板，其包含一記憶體區(qū)域和一邏輯區(qū)域；

多個(gè)快閃記憶體單元，在該記憶體區(qū)域內(nèi)，該些快閃記憶體單元中的各者包含一浮動(dòng)?xùn)艠O、一控制柵極、和一選擇柵極，該些選擇柵極中的各者包含一選擇柵極電極、一選擇柵極介電質(zhì)其相鄰于在該選擇柵極電極下方的該半導(dǎo)體基板，和一選擇柵極間隔物其在相對(duì)于該浮動(dòng)?xùn)艠O的該選擇柵極電極的一側(cè)上；以及

多個(gè)邏輯柵極，其在該邏輯區(qū)域中，該些邏輯柵極中的各者包含一邏輯柵極電極、和邏輯柵極間隔物其在該邏輯柵極電極的任一側(cè)上；

其中該選擇柵極間隔物的一組成分不同于該些邏輯柵極間隔物的一組成分。

2.根據(jù)權(quán)利要求1所述的集成電路，其特征在于，其中該邏輯柵極間隔物比該選擇柵極間隔物厚。

3.根據(jù)權(quán)利要求1所述的集成電路，其特征在于，其中：

該些邏輯柵極間隔物包含一氧化物層和一氮化物層；以及

該選擇柵極間隔物只有包含氧化物層。

4.根據(jù)權(quán)利要求1所述的集成電路，其特征在于，其中該選擇柵極間隔物包含一第一氧化物層，其從該選擇柵極電極成長(zhǎng)。

5.一種集成電路，其特征在于，包含：

一半導(dǎo)體基板，其包含一記憶體區(qū)域和一邏輯區(qū)域；

一記憶體單元，在該記憶體區(qū)域內(nèi)，包含一選擇柵極電極，該選擇柵極電極經(jīng)由一浮動(dòng)?xùn)艠O間隔物與一浮動(dòng)?xùn)艠O電極分隔；

一選擇柵極間隔物，在與該浮動(dòng)?xùn)艠O電極相對(duì)的該選擇柵極電極的一側(cè)上；

一邏輯柵極，在該邏輯區(qū)域中；以及

一邏輯柵極間隔物，相鄰于該邏輯柵極；

其中該選擇柵極間隔物在大部分的選擇柵極電極上方具有一均勻的厚度。

6.根據(jù)權(quán)利要求5所述的集成電路，其特征在于，其中該邏輯柵極間隔物具有一組成分，其不同于該選擇柵極間隔物的一組成分。

7.根據(jù)權(quán)利要求5所述的集成電路，其特征在于，還包含：

一選擇柵極介電質(zhì)，其介在該選擇柵極電極和該半導(dǎo)體基板之間；

其中該選擇柵極介電質(zhì)具有一厚度，其相對(duì)于相距該浮動(dòng)?xùn)艠O電極的一距離而增加。

8.一種用于形成集成電路的方法，其特征在于，該方法包含：

在一半導(dǎo)體基板的一記憶體區(qū)域和一邏輯區(qū)域上方形成一浮動(dòng)?xùn)艠O堆疊；

從該邏輯區(qū)域移除該浮動(dòng)?xùn)艠O堆疊；

在該記憶體區(qū)域中在該浮動(dòng)?xùn)艠O堆疊上方形成一控制柵極堆疊；

圖案化以從該控制柵極堆疊形成控制柵極；

形成多個(gè)控制柵極側(cè)壁間隔物其相鄰于該些控制柵極；

圖案化該浮動(dòng)?xùn)艠O堆疊以形成多個(gè)浮動(dòng)?xùn)艠O；

形成多個(gè)浮動(dòng)?xùn)艠O側(cè)壁間隔物其相鄰于該些浮動(dòng)?xùn)艠O；

在該半導(dǎo)體基板上形成一選擇柵極介電層；

在該選擇柵極介電層、該些浮動(dòng)?xùn)艠O、和該些控制柵極上方形成一選擇柵極層；

蝕刻該選擇柵極層以形成多個(gè)選擇柵極電極；以及

氧化該些選擇柵極電極以形成一第一選擇柵極間隔物。

9.根據(jù)權(quán)利要求8所述的用于形成集成電路的方法，其特征在于，還包含：

在形成該第一選擇柵極間隔物之后，用一保護(hù)層覆蓋該記憶體區(qū)域；

形成一邏輯柵極堆疊；

圖案化該邏輯柵極堆疊以形成多個(gè)邏輯柵極，其可能是多個(gè)虛擬柵極；

在該保護(hù)層和該些邏輯柵極上方形成一間隔物層；

蝕刻該間隔物層，以形成與該些邏輯柵極相鄰的間隔物；以及

從該記憶體區(qū)域移除該保護(hù)層。

10.根據(jù)權(quán)利要求8所述的用于形成集成電路的方法，其特征在于，其中氧化該些選擇柵極電極以形成該第一選擇柵極間隔物增加了該選擇柵極介電層的一厚度。