[發明專利]半導體元件及其制作方法

在審

• 申請號: 202010893467.9
• 申請日: 2020-08-31
• 公開（公告）號: CN114121660A
• 公開（公告）日: 2022-03-01
• 發明（設計）人: 陳俊宇;黃柏霖;黃仲逸;林耿任;林鈺書
• 申請（專利權）人: 聯華電子股份有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/06;H01L29/08;H01L29/161;H01L29/78
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 陳小雯

1.一種制作半導體元件的方法，其特征在于，包含：

形成柵極結構于基底上；

形成多個凹槽于柵極結構兩側；

形成緩沖層于該等凹槽內；

形成第一線性主體層設于該緩沖層上；以及

形成主體層于該第一線性主體層上。

2.如權利要求1所述的方法，另包含形成第二線性主體層于該第一線性主體層上。

3.如權利要求2所述的方法，其中該第一線性主體層的鍺濃度小于該第二線性主體層的鍺濃度。

4.如權利要求2所述的方法，其中該第一線性主體層的鍺濃度斜率小于該第二線性主體層的鍺濃度斜率。

5.如權利要求2所述的方法，其中該第二線性主體層厚度小于該第一線性主體層厚度。

6.如權利要求2所述的方法，其中該第二線性主體層的鍺濃度小于該主體層的鍺濃度。

7.如權利要求1所述的方法，其中該緩沖層的鍺濃度小于該第一線性主體層的鍺濃度。

8.如權利要求1所述的方法，另包含遮蓋層設于該主體層上。

9.如權利要求8所述的方法，其中該遮蓋層的鍺濃度小于該主體層的鍺濃度。

10.一種半導體元件，其特征在于，包含：

柵極結構，設于基底上；以及

多個外延層，設于該柵極結構兩側，其中各該外延層包含：

緩沖層；

第一線性主體層，設于該緩沖層上；以及

主體層，設于該第一線性主體層上。

11.如權利要求10所述的半導體元件，另包含第二線性主體層，設于該第一線性主體層上。

12.如權利要求11所述的半導體元件，其中該第一線性主體層的鍺濃度小于該第二線性主體層的鍺濃度。

13.如權利要求11所述的半導體元件，其中該第一線性主體層的鍺濃度斜率小于該第二線性主體層的鍺濃度斜率。

14.如權利要求11所述的半導體元件，其中該第二線性主體層厚度小于該第一線性主體層厚度。

15.如權利要求11所述的半導體元件，其中該第二線性主體層的鍺濃度小于該主體層的鍺濃度。

16.如權利要求10所述的半導體元件，其中該緩沖層的鍺濃度小于該第一線性主體層的鍺濃度。

17.如權利要求10所述的半導體元件，另包含遮蓋層設于該主體層上。

18.如權利要求17所述的半導體元件，其中該遮蓋層的鍺濃度小于該主體層的鍺濃度。