[發(fā)明專利]掉電監(jiān)測(cè)方法、裝置、電子設(shè)備及計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)

在審

• 申請(qǐng)?zhí)枺?/td>: 202010889025.7
• 申請(qǐng)日: 2020-08-28
• 公開(kāi)（公告）號(hào): CN112256499A
• 公開(kāi)（公告）日: 2021-01-22
• 發(fā)明（設(shè)計(jì)）人: 季冬冬;張廣樂(lè);劉暢
• 申請(qǐng)（專利權(quán)）人: 蘇州浪潮智能科技有限公司
• 主分類號(hào): G06F11/22
• 分類號(hào): G06F11/22;G06F11/14
• 代理公司: 北京眾達(dá)德權(quán)知識(shí)產(chǎn)權(quán)代理有限公司 11570
• 代理人: 張曉冬

本發(fā)明提供了一種掉電監(jiān)測(cè)方法、裝置、電子設(shè)備及計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，屬于掉電監(jiān)測(cè)的技術(shù)領(lǐng)域，解決了在已有控制策略中，即使電源丟失嚴(yán)重故障發(fā)生時(shí)也不記錄日志的問(wèn)題。包括當(dāng)供電單元發(fā)生掉電時(shí)，將掉電信息存儲(chǔ)至閃存；供電單元恢復(fù)上電后，讀取閃存中的掉電信息；將掉電信息同步至RAM，使BMC能夠讀取RAM中的掉電信息；清除閃存中的掉電信息。本發(fā)明用于在已有CPLD/FPGA與BMC設(shè)計(jì)中加入交換機(jī)PSU掉電信息記錄與顯示功能，優(yōu)化了交換機(jī)故障記錄與顯示系統(tǒng)設(shè)計(jì)，PSU掉電信息記錄與顯示系統(tǒng)便于在出現(xiàn)故障時(shí)進(jìn)行問(wèn)題定位，BMC獲取掉電信息后，除了進(jìn)行清除動(dòng)作外，還需要記錄掉電日志，從而提示用戶，給用戶帶來(lái)更加人性化的交互設(shè)計(jì)。

技術(shù)領(lǐng)域

本發(fā)明涉及掉電監(jiān)測(cè)技術(shù)領(lǐng)域，尤其是涉及一種掉電監(jiān)測(cè)方法、裝置、 電子設(shè)備及計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)。

背景技術(shù)

CPLD/FPGA是一款半定制的專用集成電路，具有靈活編程、快速響應(yīng)、 集成度高等系列優(yōu)點(diǎn)，在前期開(kāi)發(fā)驗(yàn)證及控制應(yīng)用領(lǐng)域得到越來(lái)越廣泛的 應(yīng)用。在交換機(jī)系統(tǒng)中，通過(guò)CPLD/FPGA芯片控制整個(gè)交換機(jī)的上、下電 時(shí)序控制、通信控制、按鍵檢測(cè)、風(fēng)扇轉(zhuǎn)速控制、SFP點(diǎn)燈控制及串口切 換等，通過(guò)BMC指示交換機(jī)狀態(tài)、狀態(tài)檢測(cè)、固件升級(jí)、遠(yuǎn)程控制及日志 收集等。

AC電源線丟失導(dǎo)致交換機(jī)系統(tǒng)電源丟失時(shí)，此時(shí)由于整個(gè)交換機(jī)系統(tǒng) 在毫秒級(jí)時(shí)間內(nèi)就會(huì)失去電源供應(yīng)，需要系統(tǒng)快速獲取系統(tǒng)失去電源供應(yīng)， 并將這一信息快速存儲(chǔ)至非易失存儲(chǔ)器，從而保證掉電信息不丟失，當(dāng)交 換機(jī)系統(tǒng)恢復(fù)電源供應(yīng)時(shí)，需要恢復(fù)這一掉電信息。

在已有控制策略中，即使電源丟失嚴(yán)重故障發(fā)生時(shí)也不記錄日志。

發(fā)明內(nèi)容

本發(fā)明的目的在于提供一種掉電監(jiān)測(cè)方法、裝置、電子設(shè)備及計(jì)算機(jī) 可讀存儲(chǔ)介質(zhì)，以解決了現(xiàn)有技術(shù)中存在的電源丟失或嚴(yán)重故障發(fā)生時(shí)無(wú) 法記錄日志的技術(shù)問(wèn)題。

第一方面，本發(fā)明提供的一種掉電監(jiān)測(cè)方法，應(yīng)用于可編程器件，所 述方法包括：

當(dāng)供電單元發(fā)生掉電時(shí)，將掉電信息存儲(chǔ)至閃存；

供電單元恢復(fù)上電后，讀取閃存中的掉電信息；

將掉電信息同步至RAM，使BMC能夠讀取RAM中的掉電信息；

清除閃存中的掉電信息。

進(jìn)一步的，所述可編程器件為CPLD，所述閃存為CPLD內(nèi)部閃存。

進(jìn)一步的，所述可編程器件為FPGA，所述閃存為FPGA外掛閃存。

進(jìn)一步的，清除閃存中的掉電信息的步驟，包括：

接收來(lái)自BMC的清除RAM中的掉電信息的指令；

根據(jù)所述指令清除閃存中的掉電信息。

第二方面，本發(fā)明還提供一種掉電監(jiān)測(cè)裝置，應(yīng)用于可編程器件，所 述裝置包括：

寫(xiě)入模塊，用于當(dāng)供電單元發(fā)生掉電時(shí)，將掉電信息存儲(chǔ)至閃存；

讀取模塊，用于供電單元恢復(fù)上電后，讀取閃存中的掉電信息；

同步模塊，用于將掉電信息同步至RAM，使BMC能夠讀取RAM中 的掉電信息；

清除模塊，用于清除閃存中的掉電信息。

進(jìn)一步的，所述清除模塊具體用于，接收來(lái)自BMC的清除RAM中的 掉電信息的指令；根據(jù)所述指令清除閃存中的掉電信息。

第三方面，本發(fā)明還提供一種電子設(shè)備，包括BMC、供電單元以及如 權(quán)利要求5或6所述的掉電監(jiān)測(cè)裝置。

進(jìn)一步的，所述電子設(shè)備為交換機(jī)或服務(wù)器。